EDA习题集及答案.docxVIP

EDA习题集及答案

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.EDA设计流程的正确顺序是（）

A.设计输入→逻辑综合→布局布线→仿真验证

B.设计输入→仿真验证→逻辑综合→布局布线

C.逻辑综合→设计输入→布局布线→仿真验证

D.仿真验证→设计输入→逻辑综合→布局布线

2.Verilog中，用于描述组合逻辑的关键字是（）

A.always@(posedgeclk)

B.assign

C.initial

D.always@(*)

3.FPGA的基本逻辑单元是（）

A.与非门

B.或非门

C.查找表（LUT）

D.触发器

4.下列属于EDA综合工具的是（）

A.ModelSim

B.Vivado

C.SynplifyPro

D.Questa

5.在时序分析中，建立时间的定义是（）

A.时钟上升沿到数据稳定所需的最小时间

B.数据稳定到时钟上升沿所需的最小时间

C.时钟下降沿到数据稳定所需的最小时间

D.数据稳定到时钟下降沿所需的最小时间

6.VHDL中，用于定义信号的关键字是（）

A.variable

B.signal

C.constant

D.component

7.下列属于可编程逻辑器件的是（）

A.74LS00

B.GAL

C.555定时器

D.运算放大器

8.数字系统设计中，自顶向下设计方法的优点是（）

A.设计周期短

B.模块复用性强

C.易于验证

D.资源利用率高

9.下列属于FPGA配置模式的是（）

A.JTAG模式

B.SPI模式

C.I2C模式

D.UART模式

10.在Verilog中，8位reg类型变量的最大值是（）

A.255

B.256

C.127

D.128

二、多选题（每题3分，共15分）

1.下列属于EDA仿真工具的是（）

A.ModelSim

B.SynopsysVCS

C.CadenceXcelium

D.SynplifyPro

E.VivadoSimulator

2.数字逻辑电路中，组合逻辑电路的特点有（）

A.无记忆功能

B.输出仅与当前输入有关

C.包含存储元件

D.易产生竞争冒险

E.输出与历史输入有关

3.FPGA设计中，时序约束文件（SDC）包含的内容有（）

A.时钟定义

B.输入延迟约束

C.输出延迟约束

D.面积约束

E.功耗约束

4.Verilog中，属于阻塞赋值的是（）

A.a=b+c;

B.a=b+c;

C.assigna=b;

D.always@(posedgeclk)a=b;

E.initiala=0;

5.下列属于低功耗设计技术的是（）

A.时钟门控

B.电源域管理

C.多电压供电

D.流水线设计

E.异步复位

三、填空题（每空2分，共20分）

1.EDA的全称是________________________。

2.Verilog中，用于描述时序逻辑的关键字是________________________。

3.FPGA的三种配置模式是________________________、________________________和________________________。

4.数字系统设计中的“建立时间”和“________________________”是时序分析的两个关键参数。

5.VHDL中，进程（process）的敏感列表由________________________符号分隔。

6.综合工具的主要功能是将HDL代码转换为________________________网表。

7.在FPGA布局布线中，关键路径是指________________________的路径。

8.数字电路中，状态机分为________________________状态机和米利状态机两种。

四、判断题（每题2分，共10分）

1.Verilog中，wire类型变量只能在always块内赋值。（）

2.FPGA的查找表（L