复旦微电子考研资料ASICMan.pdfVIP

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

–双极型(Bipolar)

•比MOS速度快，但需要更多的功耗

•比MOS有更高的跨导，因而有更好的信号放大功

能

•相对高性能的MOS工艺，B;polar工艺步骤简单

–MOS(PMOS,NMOS,CMOS)

•功耗低，速度慢，驱动能力差。

•器件性能和器件的几何形状关系密切，因而能通

过改变几何参数调节器件性能。

•器件密度比Bipolar高，易于大规模集成。

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

–BiCMOS-结合了Bipolar和MOS的优点，由于

在同一芯片上构造二种器件结构，故工艺相

对复杂。

–SOI技术-将Si生长在绝缘材料上，以形成理

想的MOS器件。

–皿/V族材料如GaAs，能得到更好的温度特性

和更快的速度，但其工艺制造水平尚不及硅

工艺成熟。

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

–集成电路工艺的完整过程

•制备单晶材料

•切割成圆形的单晶片(Wafer)

•平面基本工艺氧化层生长，离子注入，热扩

散,淀积，选择性刻蚀和光刻，以及清洗等步骤

的组合

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

–控制掺杂是平面工艺基础之一，掺入杂质的

种类可以通过杂质源控制，硼通常作为形成

p型半导体的杂质，而掺入微量的磷或砷则

能形成n型半导体。掺入微量杂质的多少由

不同的掺杂方式决定，一般当杂质浓度N或

D

N=l0l6cm-3时，称为轻掺杂，而将杂质浓度

A

=1018-102lcm-3时，称为重掺杂，常用的掺

杂方式如下:

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

•外延:在硅表面再生长一层单晶硅。在生长过程

申，将硅表面高温暴露在杂质源环境下，从而达

到掺杂目的。

•扩散:包括预淀积和再分布二个过程，预淀积使

硅平面暴露在高温杂质的环境下，其目的是在靠

近材料内表面的地方形成一高浓度的杂质源。然

后再将圭片放置在无杂质的高温环境下，将表面

杂质准人半导体内部,故称为再分布,通过控制温

度和时间能够控制杂质的浓度分布，扩散过程在

温度=800度的情况下都会进行，因此随后的工

艺步骤应尽可能在低温下进行是必要的。

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

•离子注入:将高能量的杂质原子打入硅片表面以

达到掺杂目的;其掺杂控制能力比扩散方式强。

掺杂的剂量由注人的杂质能量和时间决定。

–硅表面定域选择掺杂

•必须在晶片表面形成阻止杂质掺入的阻挡层(或

称掩膜)。二氧化硅是常用的掩膜层材料。

•氧化方式有湿法和干法二种，干法氧化生成的氧

化层质量较好,氧化在表面进行，一般氧化层约

有50%的厚度是在初始硅表面上形成，另50%的厚

则延伸至初始表面之下。除了氧化层之外，常用

于掩膜层的材料还有光刻胶氮化硅和多晶硅。这

些材料均能阻挡杂质的掺入，达到选择掺杂的目

复旦大学专用集成电路与系统实验室

第五章电路级设计

5.1集成电路工艺

–光刻工艺将电路版图设计的几何图形复制到

硅片表面

•在SO层上涂上一层光刻胶，然后由计算机数据

i2

库中存放的图像用紫外光投射到硅片上，使硅片