Verilog设计基础自动化工程胡年炜98课件讲解.pptxVIP

Verilog设计基础;任务三基于HDL实现的基本门电路设计;//2输入与非门电路

//nand2_ex1.v

modulenand2_ex1( //定义2输入与非门电路模块nand2_ex1

a, //模块的外部输入/输出端口列表

b,

f);

inputa,b;//a、b为输入端口

outputf;//f为输出端口

nandinst1(f,a,b);//调用Verilog内部预定义的门级原语nand

endmodule;第1行：注释文字。

第2~6行：用关键字module定义了模块的名字nand2_ex1,其后用圆括号()列出了模块的所有对外输入/输出端口a、b和f,并且将输入端口a、b列在前面，输出端口f列在后面。

第7行：用关键字input说明端口a、b是输入端口。

第8行：用关键字output说明端口f是输出端口。;第9行：调用了Verilog内部预定义的门级原语nand来说明输入/输出信号之间的逻辑关系。

第10行：用关键字endmodule来结束电路模块nand2_ex1的定义。;可以看出，用VerilogHDL描述一个电路模块必须做以下两件事情：

(1)模块声明和端口类型声明。