1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 工学

薛宏熙数字逻辑设计.ppt

薛宏熙数字逻辑设计.ppt

    第6章同步时序电路【课前思考】【学习指南】6.1 同步时序电路概述6.2 同步时序电路的设计6.3 状态化简6.4 同步时序电路中的竞争和险象6.5 算法状态机图6.6 解题示例【本章小结】6.1 同步时序电路概述时序逻辑电路：时序电路的输出不仅取决于当前的输入；还与当前的状态有关。当前状态由此前的状态演变而来。同步时序电路：记忆元件由寄存器构成。寄存器中各触发器被同一个时钟信号clock驱动。时序电路的电路模型时序电路的数学模型：有限状态机（FSM）有限状态机的状态集合表示为：

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >