C设计笔试题与.pdfVIP

AMD2008ASIC设计

第一部分

1、用cmos搭Z!((AB)|C|D)

2、实现任何组合逻辑时，所需的最小逻辑门集？为什么库中有如此多类型的

化单元？

3、寄存器文件、单端口嵌入式RAM和双端口嵌入式RAM？

4、解释当前的静态时序分析工具如何使用.lib文件计算延迟（包括单元延迟和线延迟）

5、写出一个3位格雷码序列。你能推导出将二进制转换为格雷码的一般吗？

6、显示浮点数(10.5)在单精度下的IEEE754二进制表示。

10

7、A、B、C为8位整数，ZA*B，ZA*B+C，比较这两个设计的延迟差异，以门为单位

（例如：差异是4个全加器+1多路复用器）。

8、如何将一个单比特信号从快速时钟域传输到慢速时钟域，或者从慢速传输到快速？对于多比特信号呢？

9、假设我们有一个管道，将在3个周期内处理数据。有时源可能没有数据发送，有时接

收端可能无法接收数据。首先定义接口信号，然后设计控制逻辑。须保持吞吐

量为每周期1个数据，并且如果有可能，源应始终能够发送其数据。

10、设计一个计算连续前导