Verilog教程:第九章设计验证例题——用基本逻辑单元组成触发器.pdfVIP

  • 0
  • 0
  • 约8.71千字
  • 约 8页
  • 2026-07-01 发布于北京
  • 举报

Verilog教程:第九章设计验证例题——用基本逻辑单元组成触发器.pdf

第九章设计和验证例题

[例1]用基本逻辑单元组成触发器。(文件名为:flop.v)

moduleflop(data,clock,clear,q,qb);inputdata,clock,clear;output

q,qb;nand#10nd1(a,data,clock,clear),//注意结束时用逗号,最后才用分

号nd2(b,ndata,clock),//表示nd1到nd8都是nand(与非门)

nd4(d,c,b,clear),nd5(e,c,nclock

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档