第4章-TMS320F2812系统控制及中断.ppt

第4章TMS320F2812系统控制及中断;课程内容;4.1存储空间;4.2时钟及系统控制;4.3振荡器及锁相环模块;各种PLL的配置模式;我们平常使用的是第3种方式，即PLL使能，从图中我们可以看到，通常采用30M的晶振来给2812提供时基。当PLLCR的DIV位被设置成最大值，即1010的时候，CPU的时钟将达到150MHZ，是2812所能支持的最大时钟频率。

时钟频率具体的计算如下面所示。晶振为30M，PLLCR的DIV位被设置成1010时的时钟频率

CLKIN=（OSCLKIN*10）/2=(XCLKIN*10)/2=(30M*10)/2=150MHz;外设时钟的使能;外设时钟频率的计算;4.4F2812的功耗模式;4.5F2812的外设结构;外设结构0：映射部分外设控制寄存器,16位；

外设结构1：eCAN专用控制寄存器，32位；

外设结构2：映射部分外设控制寄存器，16位；

受EALLOW保护的寄存器：

此类寄存器必须在EALLOW状态下才能被修改，修改后执行EDIS重新将受保护的寄存器保护起来，此时CPU不能对其进行修改，但通过JTAG接口可以进行修改。;4.6F2812外设中断扩展模块;F2812所能支持的中断;F2812的PIE内部的中断分布图;F2812的中