面向边缘AI计算的存算一体SRAM宏与控制器协同设计.docxVIP

PAGE2

面向边缘AI计算的存算一体SRAM宏与控制器协同设计

摘要

随着边缘计算与人工智能的深度融合，边缘设备对AI推理的实时性与能效提出了严苛要求。传统冯·诺依曼架构由于存储与计算的物理分离，面临严重的“存储墙”瓶颈，导致海量数据搬运带来极高的功耗开销。本课题针对此痛点，提出面向边缘AI计算的存算一体SRAM宏与控制器协同设计方案。核心方案基于模拟存算一体机制设计SRAM宏单元，并在近存端开发定制化控制器与数据流调度架构，从根本上消除数据搬运，提升计算能效比。

本文遵循工程递进思路展开。首先，分析边缘AI计算的能效需求与现存瓶颈，明确设计目标；其次，对模拟存算与近存调度技术进行选型论证；接着，完成系统需求分析与总体架构规划，确立宏单元与控制器协同交互机制；随后，深入阐述SRAM宏单元的模拟乘加运算逻辑与控制器的数据流调度算法；最终，完成代码实现与联合仿真测试。本设计的核心创新点在于将模拟SRAM计算阵列与近存数据流调度深度耦合，通过行级/列级流水与双缓冲机制，实现高密度并行计算与低延迟数据供给的协同，为边缘AI芯片设计提供了高能效的参考范式。

第一章绪论

1.1研究背景

近年来，物联网与智能终端的爆发式增长推动AI计算向边缘侧迁移。边缘设备通常受限于严格的功耗预算与有限的硬件资源，却需实时处理复杂的视觉或语音推理任务。这种矛盾使得边缘AI计算的核心痛点聚焦于如何在海