用于脑机接口的低噪声高精度神经信号采集模拟前端芯片设计.docxVIP

PAGE2

用于脑机接口的低噪声高精度神经信号采集模拟前端芯片设计

摘要

脑机接口技术面临神经信号微弱（典型幅度0.1–100μV）与环境噪声干扰严重的挑战，现有商用芯片输入参考噪声普遍高于1.5μV，难以满足高精度采集需求。本设计聚焦模拟前端芯片开发，提出斩波稳定仪表放大器与自适应增益PGA协同方案，将输入参考噪声优化至0.78μV，显著提升信号保真度。核心创新在于动态斩波频率调节机制与数字校准环路，有效抑制1/f噪声及失调电压。

全文遵循工程递进逻辑：首章剖析脑电信号采集痛点与技术缺口；第二章论证斩波稳定技术与低噪声CMOS工艺的适配性；第三章量化噪声1μV、带宽0.5–500Hz等关键指标；第四章构建三级级联架构；第五章详述斩波调制器与PGA增益切换算法；第六章基于65nmCMOS工艺实现；第七章通过片上测试验证噪声性能。设计达成亚微伏级噪声指标，为植入式脑机接口提供国产化芯片解决方案，兼具低功耗（1.5mW）与高共模抑制比（110dB）优势。

第一章绪论

1.1研究背景

脑机接口在神经康复与智能交互领域潜力巨大，但神经电位信号极其微弱。例如，皮层脑电（ECoG）幅度仅20–100μV，而环境工频干扰可达毫伏级。现有商用芯片如TexasInstruments的AFE4490，输入参考噪声约1.8μV，导致微伏级信号被噪声淹没。

临床应用中，癫