笔试面试题：大疆开发岗技术挑战.pdfVIP

单选

1、假设时钟周期为T，寄存器时钟端到数据输出端的延迟为Tcq，时钟到第一级寄存器的时钟端的

延迟为Tcd1，时钟到第二级寄存器时钟端的延迟为Tcd2，两级寄存器之间的组合逻辑延迟为Tpd，

寄存器的建立时间为Tsetup，Tpd的最大延迟为()

ATpd≤T-Tsetup-Tcq-（Tcd2-Tcd1）

BTpd≤T-Tsetup+Tcq-（Tcd2-Tcd1）

CTpd≤T-Tsetup+Tcq-（Tcd1-Tcd2）

DTpd≤T-Tsetup-Tcq-（Tcd1-Tcd2）

2、以下是对Cache-主存-辅存系统中各级器的作用，速度，容量的描述，其中完全

正确的是()

A主存用于存放CPU正在执行的程序，速度慢，容量极大

BCache用于存放CPU当前频繁的程序和数据，速度快，容量小

C加大Cache的容量可以使主能够存放的程序和数据

D辅存用存放需要联机保存但暂不执行的程序和数据，速度快，容量极大

3、设一个cycle只能完成一个（8bit*8bit）或一个（17bit+17bit+17bit）操作，那么设计

16bit