抗单粒子翻转（SEU）与锁存（SEL）的宇航级Chiplet设计加固技术与封装屏蔽措施.docxVIP

PAGE2

《抗单粒子翻转（SEU）与锁存（SEL）的宇航级Chiplet设计加固技术与封装屏蔽措施》

摘要

本报告聚焦航空航天与国防领域核心元器件——宇航级Chiplet，系统研究其抗单粒子翻转（SEU）与抗单粒子锁存（SEL）的综合加固技术及产业趋势。随着商业航天与低轨卫星互联网的爆发，传统单片集成抗辐射芯片面临功耗、成本与制程迭代的多重瓶颈，Chiplet架构凭借高良率、低成本与异构集成优势，正成为破局关键。研究发现，抗辐射能力提升需依赖电路设计、工艺选择与封装屏蔽的深度协同。通过三模冗余（TMR）与DICE电路设计可显著降低SEU发生率，结合SOI/SiGe等抗辐照工艺可从物理层面抑制SEL，而采用掺钆（Gd）等高原子序数材料的封装屏蔽层则能有效缓释高能粒子辐射剂量。

从市场现状看，全球宇航级芯片市场长期被Microchip、Xilinx（AMD收购）等欧美巨头垄断，CR5超过75%。但受地缘政治与技术自主化驱动，中国抗辐射Chiplet产业正进入高速成长期。历史数据显示，2020年至2023年，中国宇航级芯片市场规模从15.8亿元增长至32.4亿元，复合年增长率（CAGR）达27.0%。基于当前低轨卫星星座组网需求测算，预计到2028年，中国该领域市场规模有望突破120亿元。

在竞争格局方面，传统IDM厂商正加速向Chiplet架构转型，而具备先进封装能力与IP核设