电子信息工程半导体公司芯片工程师实习报告.docxVIP

电子信息工程半导体公司芯片工程师实习报告

一、摘要

2023年7月10日至2023年9月5日，我在XX半导体公司担任芯片工程师实习生，参与先进CMOS工艺流程优化项目。通过8周实践，完成12块晶圆的PDK验证，良率从92%提升至95.3%，缩短光刻掩模版调试周期3.2天。核心工作包括使用Synopsys工具进行版图设计规则检查（DRC），累计修复238处设计缺陷；应用Cadence软件进行电学仿真，将晶体管阈值电压误差控制在±5%以内。掌握SOP文档标准化流程，形成可复用的工艺参数调整方法论，验证了在0.18μm工艺节点下，通过调整离子注入能量参数，可将漏电流降低18%。

二、实习内容及过程

2023年7月10日入职后，跟着导师熟悉了公司的先进CMOS工艺流程，主要是0.18μm节点。我的任务是参与PDK验证项目，确保版图设计符合物理实现要求。刚开始时，对代工厂提供的GDSII文件的格式规范不熟悉，导致检查DRC时漏掉了19处金属层连接问题，好在导师及时指出来，让我用Synopsys的VCS工具重新跑了一遍仿真，发现信号完整性在关键路径上偏差了12%。这段经历让我意识到设计规则检查的严谨性，开始每天整理笔记，把常见问题归类到缺陷数据库里。8月15日独立负责一块存储单元的版图修改，原设计有26个晶体管匹配度超差，我通过调整沟道长度均匀性，把误差控制在5%以内，良率从92%提升到95.