基于DE2板时钟与计时器设计实验.pdfVIP

练习

5｜end▁of▁sentence｜

时钟与计时器｜end▁

of▁sentence｜

这是一个关于实现和使用实时时钟的练习。｜end▁of▁sentence｜

第一部分｜end▁of▁sentence｜

实现一个3位BCD计数器。将计数器的内容显示在7段显示器上，HEX2−0。从Altera

DE2板上的50

MHz时钟信号中

导出一个控制信号，以每秒一次的间隔递增计数器的内容。使用按钮开关KEY0将计数器重置为0。｜end▁of▁

sentence｜

1.创建一个新的Quartus

II项目，用于在DE2开发板上实现所需电路。2.编写一个Verilog

文件，用于指定所需电路。3.将Verilog文件包含在项目中并编译电路。4.仿真设计的电路以验

证其功能。5.按照指示将FPGA上的引脚连接到7段显示器和按钮开关。｜end▁of▁s

entence｜