2026年高级系统架构设计师综合知识考试试题及答案.docxVIP

2026年高级系统架构设计师综合知识考试试题及答案

1.在现代Chiplet（小芯片）架构设计中，面向芯粒间片内级互连，主打低延迟、高带宽，支持2.5D/3D封装堆叠，由英特尔联合众多厂商推出的开放通用互连标准是（）。

A.CXL2.0

B.UCIe1.1

C.PCIe6.0

D.NoCLink

答案：B

解析：UCIe（UniversalChipletInterconnectExpress）是由英特尔发起，联合AMD、ARM、高通、三星等全球主流芯片厂商推出的开放通用Chiplet互连标准，主打亚纳秒级低延迟、每毫米TB级高带宽，原生适配2.5D/3D封装堆叠场景，能够支持不同厂商生产的芯粒灵活组装为完整芯片。CXL是面向计算设备扩展、CPU与外部加速设备互连的标准，主要针对板级互连而非芯粒间互连；PCIe6.0是通用外设互连标准，带宽和延迟都无法满足芯粒间互连的需求；NoCLink是片上网络互连的通用技术统称，不是特定的开放标准，因此本题选择B选项。

2.某互联网企业计划开发支持亿级PV的电商618大促秒杀系统，架构团队设计了“分层过滤、流量削峰”的四级架构，从接入端到服务端逐层减少流量冲击，其中要求在最靠近用户的接入层完成非法请求拦截、超出阈值请求提前拒绝，避免无效流量占用后端核心资源，以下实现方案中最满足需求的是（）。

A.在后端服务层采