（共41页PPT）译码器和解码器.pptxVIP

课程代码五章标准模块化组合逻辑(2)佟冬MicroprocessorRDCenter.pku.edu1

课程回顾：译码器和解码器?译码器：?一般输入的数目小于输出的数目。?一般输入是一种二进制编码。?一般输出是一组对电路的控制信号。?编码器：?一般输入的数目大于输出的数目。?一般输入是某个电路的输出信号。?一般输出是一种二进制编码。数字逻辑——组合电路（六）2003年3月28日2

5.4多路选择器(Multiplexer)AinMultiplexerSingleDemultiplexerAoutBinSW1SW2BoutKinKoutchannel(a)AinSingleaAout3achannelBin(b)bBoutbKoutKinkk数字逻辑——组合电路（六）2003年3月28日

4选1多路选择器D0YY4D1D2D3BASelectioncode(a)(b)D00123YD0D1D1D2D2D3D32-to-4DecoderBA(c)BA(d)数字逻辑——组合电路（六）2003年3月28日4-to-1MultiplexerBAY00011011D0D1D2D3

InputFirstlineslevelI4D016选1D0YI0I1D1BAI2D2I3D3I