西安石油大学函授《微机原理与接口技术》作业3.docxVIP

西安石油大学函授《微机原理与接口技术》作业3

《微机原理与接口技术》作业3

一、简答题（核心原理类）

1.请详细说明8086/8088微机系统中可屏蔽中断INTR的完整响应流程，明确中断响应周期的时序细节

8086/8088系统的INTR中断响应是软硬件协同完成的标准化流程，全周期共包含11个核心时序节点：第一，中断源将中断请求信号以高电平形式送至CPU的INTR引脚，要求电平持续时间至少覆盖2个CPU时钟周期，避免因毛刺导致误触发；第二，CPU在当前指令执行的最后一个T状态采样INTR引脚，同时检测标志寄存器的IF中断允许位状态，若IF=1且当前没有DMA总线请求，则进入中断响应序列，若IF=0则中断请求被挂起直到IF置1；第三，CPU连续输出两个负脉冲形式的INTA中断响应信号，两个脉冲之间间隔4个T状态：第一个INTA脉冲用于通知所有外接中断源撤销已发送的中断请求信号，同时锁定优先级仲裁结果，避免多个中断源竞争总线；第二个INTA脉冲向优先级仲裁电路（通常为8259A）申请将当前获得服务的中断源对应的8位中断类型号n送至系统数据总线D0~D7；第四，CPU读取数据总线上的中断类型号n，通过地址总线计算出中断向量表的物理地址4*n与4*n+2，依次读取该地址下存储的2位偏移地址IP与2位段基地址CS；第五，CPU硬件自动将标志寄存器的内容压入堆栈，随后清除IF中断允许位与TF