现代EDA技术及其应用：基于Altera FPGAVerilog HDL的描述与实现 习题及答案 第5章 设计与实践.docx

设计与实践

5.1应用计数器IP-LPM_COUNTER定制60进制加法计数器，并进行仿真验证。

5.2应用数据选择器IP-LPM_MUX定制8选一数据选择器，并进行仿真验证。

5.3应用译码器IP-LPM_DECODE定制4线-16线译码器，并进行仿真验证。

5.4应用乘法器IP-LPM_MULT定制8位乘法器，能够实现两个8位有符号二进制数乘法。应用testbench进行仿真验证。

5.5应用除法器IP-LPM_DEVIDE定制除法器，能够实现两个有符号数除法。设被除数为16位有符号二进制数，除数为8位有符号二进制数。应用testbench进行仿真验证。

5.