现代EDA技术及其应用：基于Altera FPGAVerilog HDL的描述与实现 习题及答案 第6章 设计与实践.docx

设计与实践

6.1应用状态机描述序列信号检测器，能够从输入的串行数据X中能够检测出“1111_1111”序列，输出检测结果Y。

6.2设计序列信号检测器，能够从输入的串行数据X中能够检测出“1010_1010”序列，输出检测结果Y。

6.3应用状态机描述序列信号产生器，能够产生周期性的“1101000101”序列。

6.4应用显示译码器CD4511和3-8线译码器74HC138设计的多位（共阴）数码管动态扫描显示电路如图题6.4所示。根据电路原理，编写Verilog模块代码能够驱动8个数码管分别显示由8个BCD码D0、D1、...、D7定义的数字信息。应用testbench，以显示数字