芯动科技芯片前端校招备考题库.docxVIP

芯动科技芯片前端校招备考题库.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确答案，请将正确选项的首字母填入括号内，每题2分，共30分）

1.以下哪个不是CMOS逻辑门的基本类型？

A.与门

B.或门

C.非门

D.异或门

E.同或门

2.在VerilogHDL中，表示“或”逻辑运算符是？

A.

B.||

C.!

D.~

E.

3.以下哪个不是常见的硬件描述语言？

A.Verilog

B.VHDL

C.SystemVerilog

D.C++

E.SystemC

4.逻辑综合的目的是？

A.将RTL代码转换为门级网表

B.对RTL代码进行仿真验证

C.对RTL代码进行形式验证

D.将门级网表转换为RTL代码

E.优化RTL代码的代码密度

5.时序分析的主要目的是？

A.检查电路的功耗

B.检查电路的面积

C.检查电路是否满足建立时间和保持时间约束

D.检查电路的逻辑功能

E.优化电路的时序性能

6.以下哪个不是常见的布局布线工具？