高教社课件电工电子技术简明教程（第3版）E8-ch02-5.pptxVIP

2.5.1VerilogHDL的基本结构

2.5.2逻辑功能的仿真与测试

2.5.3基本语法规则

2.5.4数据类型

2.5.5运算符及其优先级

2.5.6Verilog内部的基本门级元件;硬件描述语言HDL(HardwareDescriptionLanguag)

类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统完成的逻辑功能。HDL是高层次自动化设计的起点和基础.;

;2、每个模块先要进行端口的定义，并说明输入（input)和输出（output),然后对模块功能进行描述。;模块定义的一般语法结构如下：;;modulemux2to1_df(

inputD0,D1,S，

outputwireY

);

//电路功能描述

assignY=(~SD0)|(SD1);//表达式左边Y必须是wire型

endmodule;逻辑综合;2.5.2逻辑功能的仿真与测试;//文件名：test_mux2to1_df.v

`timescale1ns/1ns //时间单位为1ns，精确度为1ns

moduletest_mux2to1_df;//激励块，没有端口