数字电路与逻辑设计第五章 触发器.pptVIP

第五章 触发器(FLIP-FLOP) 5．1 基本触发器 5．2 钟控触发器（同步、电平、电位） 5．3 边沿触发器 5．4 主从触发器 5．5 触发器的分类 5．6 不同形式触发器之间的相互转换 5．1 基本触发器 5．1．1 双稳态触发器的性质 1.两个互补的输出Q和Q端 2.两个稳态:0稳态(Q=0,Q=1)和1稳态(Q=1,Q=0) 3.在外部输入信号的作用下，从一种稳态翻转到另一个稳态 一次翻转 5．1．2 基本概念 现态： Qn 次态：Qn＋1 功能表（特性表）、次态方程（状态方程、特性方程）、次态卡诺图、状态表、状态图（状态转换图） 、激励表(驱动表）、时序表（工作波形图） 5．1．3 基本R-S触发器 两个与非门交叉耦合而成 1.??逻辑电路图和符号 两个互补的输出Q和Q端，两个输入端R和S； 输入端的小圆圈表示低电平或负脉冲有效； R称为清零端、复位端、置0端（RESET）； S称为置位端、置1端 （SET）； 2.完整的真值表和功能表（特性表） 经工作原理分析得：  Qn+1＝S+RQn   R＋S=1； 3.次态卡诺图和次态方程 4.状态表 5.状态图 6.激励表 7.时序图 小结：优点是结构简单。它不仅可作为记忆元件独立使用，而且由于它具有直接复位、置位功能，因而被作为各种性能完善的触发器的基本组成部分。缺点是由于R、S之间的约束关系，使它的使用受到一定限制；电路无法进行有效的控制，可靠性和抗干扰能力较差。 5．2 钟控触发器（同步、电平、电位） 5．2．1 钟控R-S触发器 5．2．2 钟控D触发器 5．2．3 钟控J-K触发器 5．2．4 钟控T触发器 5．2．5 钟控T触发器 5．2．1 钟控R-S触发器 在基本RS触发器得基础上增加一个时钟控制端，1）提高触发器的抗干扰能力，2）多个触发器在同一个控制信号的作用下同步工作。 1.逻辑图和符号 2.完整真值表和功能表 经分析得到： CP＝0时，电路保持不变，Qn+1 ＝Qn； CP＝1时，如下： 4.激励表 3.次态卡诺图和次态方程 CP＝0时，Qn+1 ＝Qn； CP＝1时，Qn+1 ＝S+RQn RS=0； 5.状态图和状态表 6.时序图 小结： 电路加了一级门电路，用CP进行统一控制，有效地提高了电路的可靠性，但未能有效地解决空翻现象； 其次，电路仍存在不定状态，即使用时，需要约束条件。为了解决不定状态，采用让两路数据成为互补的数据，从根本上解决相同信号，改进的电路如下几种。 5．2．2 钟控D触发器 让S接成D，R接成D的反变量，除了时钟控制端之外，触发器只有一个输入信号，通常表示为D。 1.逻辑图和符号 2.完整真值表和功能表经分析得到：CP＝0时，电路保持不变，Qn+1 ＝Qn；CP＝1时，如下： 3.次态卡诺图和次态方程 CP＝0时，Qn+1 ＝Qn； CP＝1时，Qn+1 ＝D 4.激励表 5.状态图和状态表 6.时序图 5．2．3 钟控J-K触发器 让J接到S，K接到R 1.逻辑图和符号 2.完整真值表和功能表 经分析得到： CP＝0时，电路保持不变，Qn+1 ＝Qn； CP＝1时，如下： 4.激励表 3.次态卡诺图和次态方程 CP＝0时，Qn+1=Qn； CP＝1时，Qn+1=JQn+KQn 5.状态图和状态表 6.时序图 5．2．4 钟控T触发器 把J端和K端相联为T端 1.逻辑图和符号 2.完整真值表和功能表经分析得到：CP＝0时，电路保持不变，Qn+1 ＝Qn；CP＝1时，如下： 3.次态卡诺图和次态方程 CP＝0时，Qn+1=Qn； CP＝1时，Qn+1=TQn+TQn＝T?Qn 4.激励表 5.状态图和状态表 6.时序图 5．2．5 钟控T触发器将把T触发器的T输入端恒接高电平（逻辑1），则此时触发器只有变反功能，称为T触发器1.示意图 2.功能表 3.特性方程 CP＝0时，电路保持不变，Qn+1 ＝Qn； CP＝1时，Qn+1=1?Qn =Qn 5．3 边沿触发器 *5．3．1 负边沿J-K触发器（自学） 典型芯