基于VHDL的多功能数字钟设计.doc

【标题】基于VHDL的多功能数字钟设计 【作者】李 锋 【关键词】VHDL硬件描述语言??数字钟???设计??仿真??硬件测试 【指导老师】李 金 田 【专业】应用电子技术 【正文】1.?引言1.1?数字钟的设计前景及设计意义数字钟是采用数字电路实现时、分、秒数字显示的计时装置,广泛用于个人家庭、车站、?码头办公室等公共场所,成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度远远超过老式钟表,?钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大数字钟的应用，有着非常大的现实意义。目前，多功能数字钟可以用计数器、可编程序控制器（PLC）、CPLD、单片微处理器、Multisim仿真设计、HT48R10A—1、JL201单片机、基于FPGA芯片设计和硬件描述语言等来设计。数字钟的设计，其理论意义在于通过基于VHDL的多功能数字钟的设计，学会实际运用VHDL的设计办法，学会讨论VHDL设计的影响因素，学会分析其影响机制。数字钟的的设计，其现实意义在于通过对本课题的研究，能够掌握硬件语言VHDL的内涵，熟悉VHDL的设计条件，掌握VHDL在实际问题中的应用方法，这样，有利于更好的把握基于VHDL的设计过程，提高学习VHDL数字电路及系统设计的兴趣和积极性。1.2?数字钟的设计现状1、基于单片机片的设计系统结构主要包括时钟模块，键盘显示模块，电源模块等。单片机分时进行时间、的测量和读取。利用汉字液晶显示器显示相关信息，并通过键盘方便地校对时钟、设定闹铃时间。利用不同声光信息实现闹铃和报警。多功能数字钟系统采用AT89C52作为中央处理芯片，用于数据处理、初值设定、显示控制等。单片机Po口用于时钟芯片时间信息读取；P1口用于液晶显示器显示数据的传送；P2口用作控制信号和握手联络信号，其中P2．3输出闹铃信号，P2．4输出过压欠压报警信号，分别驱动外部声光报警电路；P3口主要是第二功能的应用。2、基于数字电路的设计????实现对时、分、秒显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模CMOS集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块几部分组成。采用电池作电源，采用低功耗的CMOS芯片及液晶显示器，发生器使用晶体振荡、计数振荡器CD4060及双JK触发器CD4027，将标准秒信号送入“秒计数器”；计数器采用“可予制四位二进制异步清除”计数器来实现，分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器；整电报时电路以门电路、触发器及扬声器构成，要求在离整点差5秒时，每1秒钟鸣叫一次，共响5次，前四次为低音512Hz，最后一声为高音1024Hz；星期计数器是用四个D触发器组成；校时电路是由与非门构成的双稳态触发器，用来对“星期”、“时”、“分”、“秒”显示数字进行调整的；译码显示电路选用BCD-7段锁存译码／驱动器CC4511构成，再经过六位LED七段显示器显示出来。3、基于硬件语言的设计数字钟电路由秒、分、时3个计数模块和1?个报警模块、1?个时间数据动态扫描模块、1?个显示译码模块组成。　　秒计数模块的计数时钟clk?为1 Hz?的标准信号。当数字钟处于正常计时状态时,秒计数器的进位输出信号enmin?作为分钟模块的计数信号,分计数模块的进位输出enhour作为小时模块的计数信号,依次,时进位输出en2day?,日进位输出enmon?,月进位输出enyear?,分别作为日、月、年的计数信号。定义一个手动脉冲输入set?。当set?= 0?时,数码管显示时、分、秒;当set?= 1时,数码管显示年、月、日。6?个数码管在位选信号cs?的控制下进行动态扫描。数字钟除了正常计时外,还能够调整时间。在本例中,通过手动调节setmin?、set hour?、setday、set2mon?、setyear 5?个输入量的高低电平而分别实现对分时日月年的调整。VHDL设计的多功能数字钟。系统体积小、功耗低、可靠性高、易于修改等，成为当今实现数字系统设计的首选方案。2. VHDL概况2.1? VHDL概况2.1.1? VHDL简介[1]VHDL是一种硬件描述语言，它是VHSIC Hardware Description Language的缩写，其中VHSIC是的Very High S