基于硬件描述语言计数器的设计.doc

【标题】基于硬件描述语言计数器的设计 【作者】曾艳 【关键词】计数器? VHDL??设计??模块??程序 【指导老师】夏锴 【专业】应用电子技术 【正文】1??引言1.1??问题的提出及研究意义1.1.1??问题的提出VHDL是一种功能强大通用的硬件描述语言。1987年成为IEEE标准，并于1993年IEEE从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新的VHDL，即IEEE标准的1O76——1993版本。现在VHDL作为工业标准得到众多的EDA公司的支持，在电子设计自动化领域已成为事实上的通用工具。计数器在现代电子电路中有着广泛的应用，它已经成为数字设备常用的基本部件之一。计数器可以实现计数，分频，运算及控制等功能。其中可编程计数器使用方便、灵活能满足工程中的多种应用。但目前市场上的计数器很多，通用性比较差，要完成特定的功能往往需要把多片集成电路组合使用。产品设计和开发的周期长，且计数器在速度、抗干扰能力等多项指标上满足不了要求。因此，必须寻求一种新型的计数器的设计方法，使它在日益发展的今天能够更大的满足各方面的要求，而VHDL语言在计数器上的应用正是为克服这些难题而进行研究的。1.1.2??研究的意义理论上，由于本文的是基于硬件描述语言计数器的设计，所以它的理论意义为通过对硬件语言来描述计数器的学习，学会利用硬件语言控制计数器计数的方法，学会讨论硬件语言编程对计数器的影响因素和对计数器的影响机制。而现实中则是通过对硬件描述语言计数器的设计的研究，掌握计数器的原理和使用硬件语言描述计数器的内涵，熟悉计数器在硬件语言使用下的条件，掌握软件编程使用计数器的方法，有利于了解计数器的产生、发展的过程和未来的方向，提高同学自觉学习知识和查阅书籍的兴趣和积极意义。并且其设计的低成本、高时效、易升级、可移植等众多优点，是其成为设计首选的重要因素，VHDL语言也将成为数字系统设计领域中技术人员必须掌握的一种语言。1.2??国内外研究的现状利用硬件语言在PLD器件上设计实现可编程计数器[1]，它是用VHDI语言在PID器件上实现了一种可编程计数器。该计数器计数的范围为0～127，可以完成十进制及可逆计数，输出方式可以通过编程设定为二进制或十进制，并设有中断输出端口达到计数限时，并提供中断信号。通过中规模集成计数器MSI的种类、分类、特点的说明，对这类器件可以建立起初步轮廓[2]；通过带引脚关系逻辑功能表的介绍，可以对器件形成全局概念和感性认识；通过基于MSI计数器分析和设计的讨论，对器件的灵活运用促成了理性的、有条理的思维方式。计数器是应用最广泛的一种典型时序电路，也是计算机中的重要器件[3]。以型号为74LS161中规模集成电路为例，对时钟脉冲进行计数，还被广泛用于定时、分频、以及各种复杂的数字电路中，并提出了分析、设计任意进制计数器的思路、方法。顺序逻辑控制系统中计数器常用于单纯计数、距离和角度检测及控制等场合，及计数器的部分其他应用[4]，并给出有关程序——单按钮启停控制实现用单按钮控制运转设备的功能；利用计数器实现具有掉电保持的功能；对重要操作采用操作权限确认的方法是计数器的重要功能，即通过输入操作权限口令，获得对重要操作的执行权。利用VHDL语言设计出租车计费系统[5]，使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并设计动态扫描电路显示车费数目，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点[5]。此程序通过下栽到特定芯片后，可应用于实际的出租车计费系统中等这些都是国内外研究的现状。1.3??本章小结本章主要介绍了日常使用的计数器在性能、成本以及各种环境下的不足，然后结合VHDL的特点以及目前国内外研究的现状，提出使用VHDL语言来描述计数器的设计方法。2??计数器2.1??计数器的产生及发展计数器是数字系统中用得最多的基本逻辑器件[6]。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。计数器的种类很多。按时钟脉冲输入方式的不同科分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器和非二进制计数器；按计数过程中数字增减趋势的不同，可分为加计数器、减计数器和可逆计数器。2.2??计数器的组成及原理2. 2. 1?二进制异步计数器（1）??二进制异步加数器如图2.1是由3个上升沿触发的D触发器组成的3位二进制异步加法计数器[7]。图中各个触发器的/Q输出端与该触发器的D输入端相连（即Di=/Qin）,把D触发器换成技术型触发器T。同时，各/Q端又与相邻高1位触发器的时钟脉冲输入端相连。计数脉冲CP加至触发器FF0的时钟脉冲输