电工与电子技术学_第五章_课件.pptVIP

5 数字电路 5.1 引言 1. 模拟信号 数字电路的特点 5.2 分立元件门电路 门电路的基本概念: 5.2.1 与门电路 2. 二极管与门电路 5.2.2. 或门电路 2. 二极管或门电路 5.2.3. 非门电路 2. 非门电路 5.5.1逻辑代数 （1）基本律 例题 P368 例5-2用逻辑代数化简下列逻辑式 例5-3用逻辑代数化简图5-36（a）所示的逻辑电路 5.5.2 组合逻辑电路的分析与设计基础 2. 已知逻辑要求，设计逻辑电路 5.5.3 加法器 1. 编码器 2. 译码器 3. 显示器 5.6.1 基本 R－S 触发器 5.6.3 主从JK触发器 5.6.5 触发器逻辑功能的转换 5.7 时序逻辑电路 2. 移位寄存器(串行输入、串行或并行输出) 5.7.2 计数器 1. 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 2. 十进制计数器 功能： 异步二进制加法计数器 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 以三位为例 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 CP Q2 Q1 Q0 输出状态表 B. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器F0每来一个脉冲就翻转一次； F1：当Q0=1时，再来一个脉冲则翻转一次； F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 触发器翻转条件 J、K端逻辑表达式 F0 每输入一CP翻一次 F1 F2 F3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1 Q0 Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。 1 1 1 0 0 1 1 1 1 0 若先翻 若先翻 Q=1 Q=0 1 1 (4) S =1, R= 1 当时钟由 1变 0 后 触发器状态不定 1 1 . A B . SD RD Q Q D S R C CP 同步RS触发器状态表 0 0 S R 0 1 0 1 0 1 1 1 不定 Qn+1 Qn Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态 逻辑符号 Q Q S R CP SD RD CP高电平时触发器状态由R、S确定 例：画出同步 R－S 触发器的输出波形 R S CP 不定 不定 同步 R－S状态表 CP高电平时触发器状态由R、S确定 Q Q 0 1 0 0 S R 0 1 0 1 0 1 1 1