数字电路实验.pptVIP

实验三　MSI组合逻辑电路 一、实验目的 掌握编码器、译码器、数据选择器等中规模数字集成电路（MSI）的性能及使用方法。 用集成译码器和数据选择器设计简单的逻辑函数产生器。 二、预习要求 在附录Ｃ中查出74LS148、74LS04、74LS48、及74LS283的外引线排列图和功能表。 按实验内容２、３的要求，设计并画出逻辑电路图。 弄懂P119图5.16.4的工作原理。 三、实验原理 四、实验内容 ３、试用74LS138作数据分配器，画出其逻辑电路图，验证其逻辑功能。记录实验结果。 五、实验报告要求 七、注意事项 实验四、集成触发器 二、实验内容 1．验证JK触发器逻辑功能 验证 ? 体会、熟悉 2．验证 T 触发器逻辑功能　　 验证 ? 体会、熟悉 3．验证 触发器逻辑功能 验证 ? 体会、熟悉 三、时序逻辑电路的功能测试方法 四、实验注意事项 1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！ 2．输出端切忌短路（线与）！ 3．CMOS电路多余输入端处理方法——不能悬空。 CMOS与非门、与门：接+5V CMOS或非门、或门：接地 五、实验报告要求 六、思考题 七、实验元、器件 芯片管脚图 八、参考电路 实验五　计数、译码、显示电路 1、同步计数器CC40161的逻辑功能 40161的时序波形图 2. 构成任意进制计数器的方法 构成多位计数器的级联方法 CD4511BC — BCD-to-7 Segment Latch/Decoder/Driver  Truth Table Light Emitting Diode (LED) Readout 译码显示电路 三、实验内容和要求 内容1 测试CC40161的逻辑功能（计数、清除、置数、使能及进位等）。CP选用手动单次脉冲或1HZ正方波。输出接发光二极管LED显示。 验收 —— 演示功能 内容2 按图5.18.5组装十进制计数器，并接入译码显示电路（译码器采用74LS48，译码显示电路自画）。 CP选择1HZ正方波，观察电路的计数、译码、显示过程。 验收 —— 检查波形 内容3 将1HZ方波改为1kHz方波，用示波器分别观测并记录十进制计数器输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序关系。 注意观测波形的方法。 验收 —— 检查波形 内容4 设计并组装六十进制计数译码显示电路。 验收 —— 演示功能 四、实验报告要求 P133：五：1、2。 七、实验注意事项 1．电源 （VDD=＋5V、VSS=地） 核对无误，再接入！ 2．输出端切忌短路、线与！ 3．多余输入端 —— 不能悬空 4．电路图一定要标上芯片引脚号 5．芯片管脚图 芯片管脚图 实验六 555集成定时器及应用 1.整理实验数据，画出实验内容中所要求画的波形，按时间坐标对应标出波形的周期、脉宽和幅值等。 实验七　数－模转换器 (2)、阶梯波产生器 六、思考题 实验八 电子秒表 二、实验原理 图1-1为电子秒表的电原理图。 1、基本RS触发器 图1-1中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。 　 按动按钮开关K2（接地），则门1输出＝1；门2输出Q＝0，K2复位后Q、 状态保持不变。 二、实验原理 再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。 由1变0，送出负脉冲，启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 2、单稳态触发器 图1-1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图1-2为各点波形图。 二、实验原理 单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器 端提供，输出负脉冲vO 通过非门加到计数器的清除端R。 静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff 。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP 。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 二、实验原理 3、时钟发生器 图1-1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器 RW ，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时5