电子钟设计报告.docVIP

数 字 电 子 技 术 电 子 钟 设 计 报 告 信息工程系应用电子1001 陈明晴 2011.12 电子钟设计报告 一、设计目的 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。此次设计与制作电子钟的目的是让学生在了解数字钟的原理前提下，运用刚刚学过的数电知识设计并制作数字钟，并且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及使用方法。由于数字钟包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法，从而实现理论与实际相结合。 总的来说，此次课程设计，有助于我们学生对电子线路知识的整合和电子线路设计能力的训练，并为后续课程的学习和毕业设计打下一定的基础。 二、工作任务 　　设计制作一个数字电子钟： 　　1、能进行正常的时、分、秒计时功能使用6个七段发光二极管数码管显示时间。其中时位以24小时为计数周期绘制数字钟电路的原理图和布线图。 （一）数字电子钟电路设计及芯片 1、CD4060脉冲触发电路 图1 CD4060 引脚图 上图所示为CD4060芯片引脚图，?CD4060由一振荡器和14级二进制串行计数器位组成， CR为高电平时，计数器清零。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 ?????????????????????????????? ?? 图2? CD4060秒脉冲发生器 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2所示。 图3 60进制电路 图4 24进制电路 3、二十四进制（“时”）计数译码显示电路的制作与调试 二十四进制（“时”）计数译码显示电路原理如5所示。该电路由二十四进制计数器和译码显示两部分电路组成。 图5　　二十四进制（“时”）计数译码显示电路原理图 4、六十进制（“分”、“秒”）计数译码显示电路的制作与调试 下图所示为六十进制（“分”、“秒”）计数译码显示电路原理图，如图6所示： 　　图6　　原理图 图7 74LS48引脚排列 图8 74LS90引脚排列 4、计数及译码显示 二—五—十进制加法计数器74LS90构成电子秒表的计数单元。 注：集成异步计数器74LS90 74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图8为74LS90引脚排列，表1为功能表。 通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。 表1 输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R0(1)、R0(2) S9(1)、S9(2) CP1 CP2 1 1 0 × × 0 × × 0 0 0 0 清 0 0 × × 0 1 1 × × 1 0 0 1 置 9 0 × × 0 0 × × 0 ↓ 1 QA 输 出 二进制计数 1 ↓ QDQCQB输出 五进制计数 ↓ QA QDQCQBQA输出8421BCD码 十进制计数 QD ↓ QAQDQCQB输出5421BCD码 十进制计数 1 1 不 变 保 持 四、设计设备及器件 1、＋5V直流电源 2、双踪示波器 3、万用表 4、单次脉冲源 5、译码显示器 6、74LS48×6 CD4060×1 74LS90×6 电阻、电容若干 五、设计内容 由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。 实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……，直到测试电子秒表整个电路的功能。这样的测试方法有利于检查和排除故障，保证实验顺利进行。 单稳态触发器的测试 动态测试 输入端接1KHZ连续脉冲源，用示波器观察Q14点波形。 计