基于FPGA的CIC滤波器设计.docVIP

课程设计(论文)说明书 题 目： 基于FPGA的CIC 滤波器设计 院 （系）： 信息与通信学院 专 业： 通信工程专业 学生姓名： 唐富源 学 号： 指导教师： 2012年 5 月 25 日 摘 要 在数字下变频（DDC）中，CIC（级联积分梳状）滤波器骑着重要的作用。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是, 仅利用加法器、减法器和寄存器(无需乘法器) ,因此占用资源少、实现简单且速度高。本文在分析CIC 滤波器原理的基础上, 用Altera公司的系统级（或算法级）设计工具DSP builder对CIC滤波器进行了建模、Simulink仿真，并通过Modelsim软件进行RTL级仿真，对CIC滤波器的功能进行了验证。 关键词：CIC滤波器；FPGA；DSP builder ；Modelsim 目 录 引 言 3 1 CIC 抽取器和内插器介绍 4 2 CIC滤波器理论 4 2.1 单级CIC滤波器 4 2.2 多级CIC滤波器 5 3 Simulink简介 6 3.1 什么是Simulink 6 3.2 功能 6 4 DSP builder简介 7 5 Simulink仿真验证 9 5.1系统框图 9 5.2 参数配置 9 5.3 各模块设置 10 5.4 仿真结果： 11 6 Dsp builder 模型设计 12 6.1 系统框图 12 6.2 DSP builder仿真结果 16 7 ModelSim仿真(Modelsim 版本为6.3j) 18 7.1 操作步骤 18 7.2 总结 21 谢 辞 21 参考文献 22  引 言 高分解速率滤波器的一种非常有效的结构就是由Hogenauer引入的“级联积分器梳状”(cascade integrator comb,CIC)滤波器。CIC滤波器被证明是在告诉抽取或插值系统中非常有效的单元，一种应用就是无线通信，其中以射频或者中频为采样速率的信号需要降低到基带为主。另一个领域就是数据转换。为了快速准确地设计CIC滤波器，通常首先是进行算法仿真，然后利用Verilog HDL进行硬件描述。在算法仿真中，Matlab中所提供的数据类型与实际数字系统所采用的数制存在着很大的差异，因此为了达到完全仿真的目的，本文首先设计出CIC滤波器的原理框图，利用DSP builder建模，生成VHDL原代码并用Modelsim进行数据流测试，并将所得结果与Simulink仿真结果进行分析比较，可以快速正确地得到相应滤波器的最终FPGA实现形式。  1 CIC 抽取器和内插器介绍 多抽样数字信号处理的异种巧妙应用是设计过抽样A/D转换器。正如其名，在此类转换器中，模拟信号以远高于奈奎斯特率的抽样率进行抽样，得到空间上非常靠近的样本。因此，两个连续样本的振幅之间差别非常小，允许数字形式中以非常少的位数（通常为1位）来表示它。接下来将数字信号通过一个因子为M的抽取器将抽样率从MFT降低到FT来减少抽样率。通过将用来降低其贷款到的一个抗混叠低通M带数字滤波器与一个因子为M的下抽样器进行级联来设计抽取器。下抽样器输出的字长决定了过抽样A/D的分辨率，并且由于数字滤波的影响，它比高抽样率数字信号的字长大很多。过抽样方法越来越多地用于许多实际系统的高分辨率A/D转换器的设计中。 可用于设计抽取器的最简单的低通FIR滤波器一个滑动平均滤波器，传输函数如下 它也被称为递归动求和滤波器或矩形窗滤波器。基于上式的抽取滤波器为 2 CIC滤波器理论 2.1 单级CIC滤波器 CIC滤波器是由两个基本的环节组成，如图1所示，分别为基本的递归式的积分器（I）和一个梳状微分器（c）组成。其中输入数据x(n)的尾款为W1，输出数据y(n)的位宽为W3，计算中间过程数据t1(n)和t2(n)的数据位宽为W2. 从图1中可以看出，两部分的传递函数分别为： 图1 CIC滤波器基本结构 则整个系统的总的传递函数为： （3） 传递函数具有递归的IIR滤波器的形式，而实际上由于D不等于1，所以可以将化为： 从上式可以看出，尽管传递函数具有递归形式，但H(z)所表达为FIR滤波器，需要相同位移的数字FIR滤波器，需要D-1个加法器，而是用CIC滤波器实现相同的功能只需要1个加法器和1个减法器。 若I和c之间加采样器，使前级和后级采样比例为R，只要改变R的数制，则可以使系统工作在变采样率的系统中，而不必重新设计该系统，基于这样的特点，