自考心理学专业《市场调研》重难点串讲.docVIP

数据总线，地址总线，控制总线组成 ROM是只读内存（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失 DRAM（Dynamic Random Access Memory），即动态随机存取存储器最为常见的系统内存。DRAM 只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以 必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。 （关机就会丢失数据） SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据 SRAM是single-transistor DRAM的缩写，中文全称是单晶体管DRAM。[1]　 　　SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积 SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写高速缓冲存储器Cache是位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在Cache中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从Cache中调用，从而加快读取速度。由此可见，在CPU中加入Cache是一种高效的解决方案，这样整个内存储器（Cache+内存）就变成了既有Cache的高速度，又有内存的大容量的存储系统了。Cache对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与Cache间的带宽引起的。 主存储器的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。存储容量 在一个存储器中可以容纳的存储单元总数 存储空间的大小 字数，字节数 存取时间 启动到完成一次存储器操作所经历的时间 主存的速度 ns 存储周期 连续启动两次操作所需间隔的最小时间 主存的速度 ns 存储器带宽 单位时间里存储器所存取的信息量, 数据传输速率技术指标 位/秒，字节/秒 7、水平型微指令与垂直型微指令的比较 (l)水平型微指令并行操作能力强.效率高,灵活性强,垂直型微指令则较差. 在一条水平型微指令中,设置有控制信息传送通路(门)以及进行所有操作的微命令,因此在进行微程序设计时,可以同时定义比较多的并行操作的微命令,来控制尽可能多的并行信息传送,从而使水平型微指令具有效率高及灵活性强的优点 . 在一条垂直型微指令中,一般只能完成一个操作,控制一两个信息传送通路,因此微指令的并行操作能力低,效率低 . (2)水平型微指令执行一条指令的时间短,垂直型微指令执行时间长. 因为水平型微指令的并行操作能力强,因此与垂直型微指令相比,可以用较少的微指令数来实现一条指令的功能,从而缩短了指令的执行时间 .而且当执行一条微指令时,水平型微指令的微命令一般直接控制对象,而垂直型微指令要经过译码也会影响速度 . (3)由水平型微指令解释指令的微程序,具有微指令字比较长,但微程序短的特点.垂直型微指令则相反,微指令字比较短而微程序长 . (4)水平型微指令用户难以掌握,而垂直型微指令与指令比较相似,相对来说.比较容易掌握 . 水平型微指令与机器指令差别很大,一般需要对机器的结构,数据通路,时序系统以及微命令很精通才能设计 . 时钟周期 通常为节拍脉冲或T周期，它是处理操作的最基本的单位。 在微程序控制器中，时序信号比较简单，一般采用节拍电位——节拍脉冲二级体制。就是说它只要一个节拍电位，在节拍电位又包含若干个节拍脉冲（时钟周期）。节拍电位表示一个CPU周期的时间，而节拍脉冲把一个CUP周期划分为几个叫较小的时间间隔。根据需要这些时间间隔可以相等，也可以不等。 指令周期是取出并执行一条指令的时间。 指令周期常常有若干个CPU周期，CPu周期也称为机器周期，由于CPu访问一次内存所花费的时间较长，因此通常用内存中读取一个指令字的最短时间来规定CPu周期。这就是说，这就是说一条指令取出阶段（通常为取指）需要一个CPu周期时间。而一个