- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
触发器的应用.doc
4.4 边沿触发器
本次重点内容:
同步D触发器的原理与功能。
维持阻塞D触发器的原理与功能。
教学过程
4.4.1 同步D触发器
一、电路结构
为了避免同步RS触发器出现R=S=1的情况,可在R和S之间接入非门G5 :如图4.4.1(a)所示。
逻辑符号:如图4.4.1(b)所示。
图4.4.1 (a)同步D触发器的电路 (b)同步D触发器的逻辑符号
二、逻辑功能
回忆:同步RS触发器的逻辑功能?
同步RS触发器的特性表如下:
CP D Qn+1 说明 0 × Qn 保持原态不变 1 0 0 输出状态和D相同 1 1 1
当CP=0时,Qn+1=Qn 。当CP=1时,Qn+1=D
根据特性表可得到在CP=1时的同步D触发器的驱动表。
同步D触发器的驱动表如下:
Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 1
3、特性方程:Qn+1=D
4、状态转换图
图4.4.2 同步D触发器的状态转换图
4.4.2 维持阻塞D触发器
一、电路结构:
图4.4.2 (a)维持阻塞D触发器的电路 (b)维持阻塞D触发器的逻辑符号
二、逻辑功能与触发方式
㈠ 逻辑功能
1.设输入D=1
⑴ 在CP=0时,保持。
因D=1,G6输入全1,输出Q6=0,它使Q4=1、Q5=1。
⑵ 当CP由0跃变到1时,触发器置1。
在CP=1期间,②线阻塞了置0通路,故称②线为置0阻塞线。③线维持了触发器的1状态,故称③线为置1维持线。
2.设输入D=0
⑴ 在CP=0时,保持。因D=0,G6输出Q6=1,这时,G5输入全1,输出Q5=0。
⑵ 当CP由0正跃到1时,触发器置0。
在CP=1期间,①线维持了触发器的0状态,故称①线为置0维持线。
④线阻塞了置1通路,故称④线为置1阻塞线。
可见,它的逻辑功能和前面讨论的同步D触发器的相同。因此,它们的特性表、驱动表和特性方程也相同。
㈡ 触发方式——边沿式
维持阻塞D触发器是用时钟脉冲上升沿触发的。因此,又称它为边沿D触发器。Qn+1= D(CP上升沿到来有效),式中的D信号指CP上升沿到来前的状态。
Qn+1为CP上升沿到来后的次态。
三、具有直接置0和置1端的维持阻塞D触发器
图16-5(a)所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。
:直接(异步)0端、 :直接(异步)1端。
非号:低电平有效,直接(异步):不受CP的影响。
图4.4.3(a)维持阻塞D触发器CT7474电路图(b)维持阻塞D触发器CT7474电路图的逻辑符号
作业: 3,4
文档评论(0)