网站大量收购独家精品文档,联系QQ:2885784924

FPGA_ASIC-基于FPGA的OQPSK解调器的设计与实现1.pdf

FPGA_ASIC-基于FPGA的OQPSK解调器的设计与实现1.pdf

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子发烧友 电子技术论坛 基于FPGA 的OQPSK 解调器的设计与实现 Design and Realization of OQPSK Demodulation Based on FPGA Technique 张学平 王应生 邹传云 Zhang ,Xueping Wang ,Yingsheng Zou ,Chuanyun (联系方式:广西桂林 桂林电子工业学院研C2 班 张学平 邮编 541004 ) 中图分类号:TN91 文献标识码:A 资助基金:国家自然科学基金 项目名称:冲激无线电新调制方法研究 代号 摘要:根据软件无线电的思想,以FPGA 器件为核心实现了OQPSK 的解调,大部分功能由 FPGA 内部资源来实现。整个设计以Altera 公司可编程逻辑芯片FLEX 10K 系列芯片为核心 实现OQPSK 解调器,具有体积小、功耗低、集成度高、可软件升级和抗干扰能力强的特点, 这样既提高了通信系统的稳定性和灵活性,又便于系统的集成化和小型化,符合未来通信技 术发展的方向。 关键词:OQPSK ;FPGA ;软件无线电;位同步 Abstract: This paper describes the design of OQPSK demodulator based on the Altera’s FPGA device. It is in accord with software radio. Most function of the demodulator is realized by the FPGA device, so it is small in space 、low in power、high integration and easy upgrade. The communications system is steady、flexible 、convenient for integration and miniaturization and according with the development of future communications technology. Keywords: OQPSK ;FPGA ;software radio;bit synchronization 1 引言 交错正交相移键控(OQPSK)是继 QPSK 之后发展起来的一种恒包络数字调制技术,是 QPSK 的一种改进形式,也称为偏移四相相移键控(offset -QPSK ),有时又称为参差四相 相移键控(SQPSK)或者双二相相移键控(Double -QPSK )等。它和QPSK 有同样的相位 关系,也是把输入码流分成两路,然后进行正交调制。与普通的QPSK 比较,交错正交相移 键控的同相与正交两支路的数据流在时间上相互错开了半个码元周期,而不像QPSK 那样I、 Q 两个数据流在时间上是一致的(即码元的沿是对齐的) 。OQPSK 信号中,I( 同相) 、Q(正交) 两个数据流,每次只有其中一个可能发生极性转换。所以每当一个新的输入比特进入调制器 的I 或Q 信道时,输出的OQPSK 信号中只有0 °、±90 °三个相位跳变值,而根本不可能 出现180°相位跳变。所以频带受限OQPSK 的信号包络起伏比频带受限QPSK 的信号小, 经限幅放大后频带展宽得少,故OQPSK 性能优于QPSK 。 本设计中 OQPSK 解调器接收端接收的信号是 10.7MHz 已调信号,按照软件无线电的 设计思想,先进行计算机的模拟仿真,充分利用 FPGA 的特点,成功实现了对的 10.7MHz 的OQPSK 信号差分解调。解调器的技术指标为:解调器输出码:256 kb/s 、TTL 电平;解 调器输出时钟:256 KHz 、占空比50 %。 2 解调器的设计与FPGA 实现 2.1 总体方案设计 解调器前端的载波恢复部分采用分离元件实现,这里不做详细介绍,大家可以参考经典 锁相环电路进行设计。本文将详细介绍解调器后端的数字部分(位同步和差分解调)的FPGA 实现。解调器的数字部分原理框

文档评论(0)

书屋 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档