基于FPGA多功能试验测试开发板.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * 基于FPGA多功能试验测试开发板 指导教师:王军 研究成员: 哈尔滨工业大学 2010年3月30日 1 项目研究的主要内容 2 项目研究的特色与创新 3 4 项目研究的收获与体会 项目研究的目的和意义 报告主要内容 1 项目研究的目的和意义 现场可编程逻辑门阵列 CLB、IOB、内部连线 灵活、集成度高、适用范围广、大规模电路 缺点:功能单一 本实验板将预留多组I/O接口 硬件电路总体设计框图 2 项目的主要研究内容 2.1 硬件设计—测头信号A/D转换 位数 16bit REF 4.096V 输出方式 串行 AIN 0~REF 最大速度 85ksps(1.7M) 转换方式 异步、同步 输入 A/D转换器MAX195 输出 光耦 DS1233 2.2 硬件设计—光栅信号差分接收 A B MC3486 光栅传感器信号接收电路 2.3 硬件设计—FIFO接口 位扩展 半满中断 数据双向控制 IDT7206接口示意图 2.4 硬件设计—FPGA控制逻辑 FPGA 光栅模块 A/D控制模块 采样方式控制 FIFO读写控制 2.4.1 FPGA控制逻辑—AD模块 MAX195 A/D转换控制模块 时钟分频功能仿真图 2.4.2 FPGA控制逻辑—光栅模块 数字 滤波 细分 辨向 可逆 计数 光栅信号数字滤波逻辑实现 (1)光栅信号数字滤波 光栅信号数字滤波器的功能仿真 四细分原理图 辨向状态转换图 (2)光栅信号细分、辨向 (3)光栅信号可逆计数 正向运动 反向运动 正交光栅可逆计数四细分计数仿真图 FPGA—其它模块 地址 译码 中断控制 PCI 接口 读写 FIFO 3 课题研究的特色与创新 功能多样化 、方便了同学设计电路 配有多组输入输出端,方便同学自主设计 4 课题研究的收获与体会 1 电路设计的流程、verilog、电路仿真 2 团结协作 * *

文档评论(0)

精品天地 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档