- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第九章 控制单元的功能 上期回顾 1. CPU主要包含哪些部件? 2. 指令周期 第四篇 控制单元 功能:发出各种控制信号序列 分析时序系统以及微操作命令节拍安排 学习如何用组合逻辑控制及微程序控制两种方式设计控制单元 内容提要 2009年研究生入学考试44题 (13分)某计算机字长16位,采用16位定长指令字结构,部分数据通路结构如图中所示,图中所有控制信号为1时表示有效,为0时表示无效,例如控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从内总线打入MDR。 假设MAR的输出一直处于使能状态。加法指令“ADD (R1),R0”的功能为(R0)+((R1))→(R1),即将R0中的数据与R1的内容所指主存单元的数据相加,并将结果送入R1的内容所指主存单元中保存。 数据结构通路 参考答案一 参考答案二 作业 393 9.7 9.11 9.14 (2) 采用不定长的机器周期 机器周期 机器周期 (取指令) (执行指令) 指令周期 T0 T1 T2 T3 T0 T1 T2 节拍 (状态) 机器周期 机器周期 (取指令) (执行指令) T0 T1 T2 T3 T0 T1 T2 T3 T T 延长 9.2 机器周期内 节拍数不等 (3) 采用中央控制和局部控制相结合的方法 T0 T1 T2 T3 T0 T1 T2 中央控制节拍 T3 T0 T1 中央控制节拍 机器周期 执行周期 指令周期 取指周期 T0 T1 T2 T3 9.2 局部控制的节拍宽度与 中央控制的节拍宽度一致 T* T* T* 局部控制节拍 … 2. 异步控制方式 无基准时标信号 无固定的周期节拍和严格的时钟同步 采用 应答方式 3. 联合控制方式 4. 人工控制方式 (调试方式) (1) Reset (2) 连续 和 单条 指令执行转换开关 (3) 符合停机开关(指示存储器的位置) (同步与异步相结合) 9.2 大部分统一、小部分区别对待 补充: 时序控制方式 计算机的操作和时序信号之间的关系,称为时序控制方式。常用的有同步控制方式和异步控制方式。 1、同步控制方式 概念:用统一发出的时序信号对各项操作进行同步控制,称为同步控制方式。(时钟周期作为基本时序) 特点:有明显时序时间划分,时钟周期时间固定,各步操作的衔接、各部件之间的数据传送受严格同步定时控制。 优缺点:时序关系简单,时序划分规整,控制 不复杂;控制逻辑易于集中,便于管理。时间安排不合理;时间利用不经济。 应用场合:用于CPU内部、设备内部、系统总线操作(各挂接部件速度相近,传送时间确定,传送距离较近)。 2、异步控制方式 概念:各项操作按不同需要安排时间,不受统一时序控制。 特点:无统一时钟周期划分,各操作间的衔接和各部件之间的信息交换采用异步应答方式。 补充: 时序控制方式 例.异步传送操作 主设备:申请并掌握总线控制权的设备。 从设备:响应主设备请求的设备。 补充: 时序控制方式 优缺点:时间安排紧凑、合理;控制复杂。 应用场合:用于异步总线操作(各挂接部 件速度差异大,传送时间不确定,或传送距离较远)。 补充: 时序控制方式 五、多级时序系统实例分析 1. 8085 的组成 9.2 A15~A8 中断控制 AC(8) TR(8) FR(5) IR(8) IDAL(16) PC(16) SP(16) L(8) H(8) E(8) D(8) C(8) B(8) 指令译码 和 机器周期 编码 ALU 定时和控制 时钟 控制 状态 DMA 复位 ABR(8) ADBR(8) 8位内部数据总线 I/O控制 INTA INTR SID SOD CLK Ready RD WR ALE IO/M HLDA Reset out AD7~AD0 2. 8085 的外部引脚 (1) 地址和数据信号 (2) 定时和控制信号 (3) 存储器和 I/O 初始化 A15~A8 AD7~AD0 SID SOD 入 X1 X2 入 HOLD Ready 出 HLDA 出 CLK ALE S0 S1 IO/M RD WR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTA
文档评论(0)