网站大量收购独家精品文档,联系QQ:2885784924

EDA课程设计抢答器.docVIP

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字式竞赛抢答器 摘要:抢答器是为智力竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,竞赛者可以分为若干组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题。当第一个人按下按键后,则在显示器上显示该组的号码,对应的灯亮,同时电路将其他各组按键封锁,使其不起作用。若抢答时间内无人抢答,则报警灯亮。回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答。 此次课程设计的内容是设计一个可容纳四组参赛者同时抢答的数字抢答器,可判断第一抢答者并报警指示抢答成功,其他组抢答均无效。若提前抢答则对相应抢答组发出警报。给出系统总体组成框图,设计思路,完成以上模块的VHDL实现及功能仿真,顶层文件及整体仿真。 关键词: VHDL ;抢答器 ;设计仿真 目 录 1 抢答器的设计要求 1 2 抢答器的设计分析 1 3 抢答器的抢答鉴别模块 1 3.1 抢答鉴别模块的功能 1 3.2 抢答鉴别模块的源程序 2 3.3 抢答鉴别模块的时序仿真图 4 4 抢答器的抢答计时模块 4 4.1 抢答计时模块的功能 4 4.2 抢答计时模块的源程序 5 4.3 抢答计时模块的时序仿真图 7 5 抢答器的译码显示模块 7 5.1 译码显示模块的功能 7 5.2 译码显示模块的源程序 8 5.3 译码显示模块的时序仿真图 9 6 抢答器的其他功能模块 9 6.1 犯规功能模块 9 6.2 犯规功能模块的源程序 10 6.3 犯规功能模块的时序仿真图 11 7 抢答器的顶层原理图设计 12 7.1 顶层原理图的源文件 12 7.2 顶层原理图的时序仿真图 13 8 课程设计的总结 14 参考文献 14 1 抢答器的设计要求 设计一个可容纳四组参赛者同时抢答的数字抢答器,可判断第一抢答者并报警指示抢答成功,其他组抢答均无效。若提前抢答则对相应抢答组发出警报。 给出系统总体组成框图,设计思路,完成以上模块的VHDL实现及功能仿真,顶层文件及整体仿真。 2 抢答器的设计分析 系统设计方案:整个系统至少有两个主要模块——抢答鉴别模块、抢答计时模块;其他功能模块(犯规警告模块,输出显示模块)。 按照要求,我们可以将整个系统分为四个主要模块:抢答鉴别模块;抢答计时模块;犯规功能模块;译码显示模块。 3 抢答器的抢答鉴别模块 3.1 抢答鉴别模块的功能 该模块主要实现抢答过程中的抢答功能,并能对超前抢答进行警告,还能记录无论是正常抢答还是朝前抢答者的台号,并且能实现当有一路抢答按键按下时,该路抢答信号将其余的抢答信号封锁的功能,并有四个抢答信号s0、s1、s2、s3;抢答状态显示信号states;抢答与警报时钟信号clk2;系统复位信号rst;警报信号warm。 图3-1 抢答器鉴别元件图 Figure 3-1 responder identification component diagram 3.2 抢答鉴别模块的源程序 library ieee; use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; entity jianbei is port(rst,clk2:in std_logic; s0,s1,s2,s3:in std_logic; states:buffer std_logic_vector(3 downto 0); light:buffer std_logic_vector(3 downto 0); warm:out std_logic); end jianbei ; architecture one of jianbei is signal st:std_logic_vector(3 downto 0); begin p1:process(s0,rst,s1,s2,s3,clk2) begin if rst=0 then warm=0;st=0000; elsif clk2event and clk2=1 then if (s0=1 or st(0)=1)and not( st(1)=1 or st(2)=1 or st(3)=1 ) then st(0)=1; end if ; if (s1=1 or st(1)=1)and not( st(0)=1 or st(2)=1 or st(3)=1 ) then st(1)=1; end if ; if (s2=1 or st(2)=1)and not( st(0)

文档评论(0)

2749166188 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档