DSP考试复习材料.docVIP

哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。 改进型的哈佛结构：改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。 特点：①允许在程序空间和数据空间之间相互传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性。②提供了存储指令的高速缓冲器(cache)和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。 DSP芯片特点：采用哈佛结构、多总线结构（①从程序存储器中取一条指令；②从数据存储器中读两个操作数；③向数据存储器写一个操作数）、流水线技术（取指 译码 取操作数 执行）、多处理单（ALU,ARAU,ACC,MUL）、配有专用的硬件乘法-累加器，具有特殊的DSP指令、快速的指令周期、硬件配置强、省电管理和低功耗。 DSP分类：(基础特性）静态DSP芯片和一致性DSP芯片（按用途）通用型和专用型。（数据格式）定点DSP和浮点DSP。 DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。 DSP系统的处理过程：①将输入信号x(t)进行抗混叠滤波，滤掉高于折叠频率的分量，以防止信号频谱的混。②经采样和A/D转换器，将滤波后的信号转换为数字信号x(n)；③数字信号处理器对x(n)进行处理，得数字信号y(n)；④经D/A转换器，将y(n)转换成模拟信号；⑤经低通滤波器，滤除高频分量，得到平滑的模拟信号y(t)。 DSP系统的特点：接口方便、编程方便、具有高速性、稳定性好、精度高、可重复性好、集成方便。 ’C54x 采用先进的修正哈佛结构，片内有8条总线（1条程序存储器总线PB、3条数据存储器总线CB、DB、EB和4条地址总线PAB、PCB、PDB、PEB）、CPU、在片存储起和在片外围电路等硬件，加上高度专业化的指令系统，使其具有功耗小、高度并行等优点。 ’C54x DSP主要特点：围绕8条总线构成的增强型哈佛结构；高度并行和带有专用硬件逻辑的CPU设计；高度专业化的指令系统；模块化结构设计；先进的IC工艺；能降低功耗和提高抗核辐射能力的新的静电设计方法。 总线功能：‘C54X片内有8条16位主总线；4条程序/数据总线和4条地址总线，这些总线的功能如下： 程序总线（PB）传送取自程序存储器的指令代码和立即操作数。3条数据总线（CB、DB和EB）将内部各单元（如CPU、数据地址生成电路、程序地址生成电路、在片外围电路以及数据存储器）连接在一起。CB和DB传送读自数据存储器的操作数。EB传送写到存储器的数据。4个地址总线（PAB、CAB、DAB和EAB）传送执行指令所需的地址。 C54x的组成： ① 中央处理器CPU：采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。② 内部总线结构：由一组程序总线、三组数据总线和四组地址总线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。③ 特殊功能寄存器：共有26个特殊功能寄存器，位于具有特殊功能的RAM区。主要用来对片内各功能模块进行管理、控制、监视。④ 数据存储器RAM：DARAM：在一个指令周期内，可对其进行两次存取操作，即一次读出和一次写入；SARAM：在一个指令周期内，只能进行一次存取操作。⑤ 程序存储器ROM ：可由ROM和RAM配置而成，即程序空间可以定义在ROM上，也可以定义在RAM中。当需要高速运行的程序时，可将片外ROM中的程序调入到片内RAM中，以提高程序的运行速度，降低对外部ROM的速度要求， 增强系统的整体抗干扰性能。 ⑥ I/O口 ：’C54x共有两个通用I/O引脚（BIO和XF）。BIO：主要用来监测外部设备的工作状态；XF：用来给外部设备发送信号。 ’C54x芯片还配有主机接口（HPI）、同步串行口和64K字I/O空间。HPI和串行口可以通过设置，用作通用I/O。64K字的I/O空间可通过外加缓冲器或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。⑦ 串行口分为：标准同步串行口SP、缓冲同步串行口BSP、多路缓冲串口McBSP 、时分多路同步串口TDM。 SP串行口组成：16位数据接收寄存器DRR（保存来自RSR寄存器并将要写到数据总线的输入数据）、数据发送寄存器DXR（保存来自数据总线并将要加载到XSR的外部串行数据）、接收移位寄存器RSR（保存来自串行数据接收(DR)引脚的输入数据并控制数据到DRR的传输）、发送移位寄