信号与系统数字频率计课设.docVIP

目录 一、摘要 - 1 - 二、概述 - 1 - 三、设计任务书 - 2 - - 2 - 五、 整体电路设计 - 六、单元电路设计 - - 1、 逻辑控制电路 - 4 - 2、锁存器和清零 - - 3、 脉冲形成电路 - - 4、时基电路和闸门电路 - - 5、被测信号幅度扩展电路 - - 6、选用器材备注 - - 七、整体电路调试与仿真 - 1 - 1、整体电路图: -- 2、脉冲波形图： - - 3、无信号时数码管： - 2 - 4、有信号时数码管： - 2 - 八、其他方案 - 2 - 九、实验心得 - 2 - 十、参考文献 - 2- 一、摘要 二、概述三、设计任务书 图1 数字频率计组成框图 图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被测信号的频率fＸ。，时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则们控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率fＸ= N Hz 五、 整体电路设计 图2（a） 数字频率计的组成框图 图2（b） 数字频率计的工作时序波形 数字频率计的工作过程是：被测信号fＸ经脉冲电路整形，变成如Ⅰ所示的脉冲波形，其周期TＸ与被测信号的周期相同。实际电路输出标准时间信号Ⅱ，设其高电平持续时间为1s，计数器的计数时间就是1s，计数器计得的脉冲数N（如图Ⅲ所示）就是被测信号的频率。 逻辑控制单元的作用有两个： 其一，产生清零脉冲④，使计数器每次从零开始计数； 其二，产生所存信号⑤，是显示器上的数字稳定不变。这些信号之间的时序关系如图2（b）所示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示电路组成。 六、单元电路设计1、 逻辑控制电路图3 控制电路 2、锁存器和清零当时钟脉冲CP的上升沿到来时，锁存器的输出等于输入，即Q=D。从而将4个十进制计数器即个位、十位、百位、千位的输出值送到锁存器的输出端。正脉冲结束后，无论输入端D为何值，输出端Q的状态仍然保持原来的状态。所以在计数周期内，计数器的输出不会送到译码显示器。 清零信号是在计数器的计算值送锁存后，为了下次计数而把计数器进行清零，所以在锁存信号发出后，利用反相器的功能得到一个对计数器清零的延时信号。有计数器74LS90的R9（0）端接低电平，而把R0(1)作为清零输入，该清零信号是高电平有效，而锁存信号也是高电平有效，而且计数器清零必须在单稳触发信号之后，故在延迟反相器的基础上再加个反相器得到计数器的清零信号。 3、 脉冲形成电路 4(a) 原理图 图4（b） 波形图 输入信号的直流电平Uxo应该满足下列关系1/3UccUxo2/3Ucc。 输入信号的幅度Uxm与直流电平Uxo和回差△UT有关，一般说来，△UT越小，对输入信号的幅值Uxm要求越小，如果需要减小回差，可以在555的控制端CO接入一个正电压。如果取+Ucc=+5V,回差△UT=1.67V。对于图4（b）所示的波形图，若取Uxo=1/3Ucc+1/2△UT=2.5V,则输入信号幅度为 Uxm1/2△UT=0.83V.为使Uxo=2.5V，对于图4（a）所示电路，则取R1=R2=10KΩ。 4、时基电路和闸门电路图5 标准脉冲产生的闸门电路 设标准时基为1s的脉冲是由555定时器构成的多谢振荡器电路产生的，由555定时器构成的多谐振荡气的周期计算公式：t=t1+t2=0.693（R1+2R2）C；占空比为：D= t2/ t1+t2= R2/ R1+2R250%，t1为正方波的宽度，t2为负方波的宽度；若取振荡器的频率f0=1/ t1+t2=0.8HZ,则振荡器的输出波形如图6所示，其中t1=1s，t2=0.25s。 图6 闸门电路各波形特点 利用式t1≈0.693（R1+R2）C；t2≈0.693R2C。若取C=10Uf，则R2=36.07KΩ,取标称值为36KΩ；R1=108.22KΩ,取R1=108KΩ。 5、被测信号幅度扩展电路6、选用器材备注  555集成电路是8脚封装，双列直插型，如图2-2(A)所示，按输入输出的排列可看成如图