基于PI控制的全数字锁相环设计.pdfVIP

2013年 1月 15日 现代电子技术 Jan．2013 第36卷第2期 ModernElectronicsTechnique Vo1．36NO．2 基于PI控制的全数字锁相环设计 蒋小军，单长虹 ，原 华，盛 臻 (南华大学 电气工程学院，湖南 衡阳 421001) 摘 要：针对以往全数字锁相环研究中所存在电路结构复杂、设计难度较大和系统性能欠佳等问题，提出了一种实现全 数字锁相环的新方法。该锁相环 以数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。应用EDA技 术完成系统设计 ，并进行计算机仿真。仿真结果表明：在一定的频率范围内，该锁相环锁定时间最长小于15个输入信号周 期，相位抖动小于输出信号周期的5％，且具有电路结构简单、环路性能好和易于集成的特点。 关键词：比列积分控制；全数字锁相环；超高速集成 电路硬件描述语言；现场可编程 门阵列 中图分类号：TN402．34 文献标识码：A 文章编号：1004．373X(2013)02．0141．03 Designofalldigitalphase—lockedloopbasedonPIcontrol JIANGXiao-jun，SHANChang-hong，YUANHua，SHENGZhen (CollegeofElectricalEngineering，UniversityofSouthChina，Hengyang421001，China) Abstract：Tosolvetheproblemsofcomplexcircuit，difficultdesign andpoorperformanceexistinginprevioussystems，a newdesignmethodofalldigitalphase—lockedloop (ADPLL)isproposedinthispaper．ThenewADPLLisrealizedbypropor- tional-integral(PI)methodratherthanbyconventionaldigitalloopfilteringcontrolmethods．Thewholesystem isdesignedby usingEDA technologyandsimulatedbyusingcomputer．Simulationresultsshows，incertainfrequencyrange，thelongesttime forthelooparrivingitslockedstateislessthen15cyclesoftheinputsignal，andthephasejittersislessthan5％oftheoutput signalcycle．Inaddition，ithascharacteristicsofsimplestructure，excellentloopperformance，easyintegration，etc． Keywords：proportion-integralcontrol；alldigitalphase-lockedloop；VHDL；FPGA 锁相环在通信、无线电电子学和 自动控制等领域得 数方法是一个 比较复杂的非线性处理过程 ，难 以进行线 到了极为广泛的应用，它已成为各类电子系统中一个十 性近似。因此，无法采用系统传递函数的分析方法确定 分重要的部件 。由于全数字锁相环 (ADPLL)消除了模 锁相环的设计参数，不能实现对全数字锁相环性能指标 拟锁相环中压控振荡器 (VCO)的非线性 ，鉴相器不精 的解耦控制和分析，无法满足较高的应用要求。 确，部件易饱和以及高阶环不稳定等特点，而其本身又