VHDL硬件描述语言及其设计环境.pdfVIP

维普资讯 系统工程与 电子拄术 1990年第 1期 VHDL硬件描述语言及其设计环境 东南大学无线电系 王 兼 明 沈 永朝 摘要 VHDL硬 件描述语言盟其设计环境是一个形式化、层次化和规范化的计 算机硬件描述 与设计 语言 系统，它 的 出现 为实现计算机 设计领 域 的科 学化迈 出T重 要 的一 步 。本文较 详细地介 绍 VHDL 的起 因、历史和 现状 ，概要地论述 TVHDL 语 言及其语言特征 ，井 计论 T VHDL的设计环境 ，最后提 出 赛现 该 系统的基 本途 径 。 主题词 VHDL语 言，环境 因素，设计。 一 、 引 言 j化 )的描述手段 。 ’ 正如软件危机 曾促进 了软件工程学和高 随着 VLSI技术 的迅猛发展 ．今天单个 级语言 (支持结构化程序设计)的发展一 芯片 k集成的晶体管数 目已以百万计 这就 样， 目前，系统硬件的复杂性也给硬件设计 使得 VLSI系统 的设计复杂性变得十分 突 带来了危机，可 以相信，这也将促使硬件设 出，同时，由系统复杂忖：带来 的设计 呵靠性 计趋于工程化，并促使硬件描述语言 HDL 和系统开发周期也显得越发重要。为此 ，需 (支持结构化设计)实现规范化 要研究备种新型的计算机体系结构。RISc 目前，EDIF (电子设计中间形式)已 (精简指令集计算机1体系结构的出现就为 在低层次上 (从网单至掩膜)为硬件设计提 解决系统复杂 性问题带来了一次突破 。但 供了规范化的描述 (但它不支持设计过程， 是，如何开发更多的新型 的计算机体系结构 它只为不同的数据库之间提供转换)，并已 咙?相对而言，计算机设计技术及其相应的 得到 了工业界 的广泛应用 。 支持工具的发展则远远不能满足这些要求， 但是在设计级，或者说在 门级以 t，仍 无疑这对整个计算机工业 的发展很为 利 缺少一种通用的 三化”的计算机硬件描述语 一 勿庸置疑．人们对计算机系统进计、描 言’(CHDL) 述和验证方法 的研究早已有之 。但是．由于 8O年代初，由美 国国防部 (DoD)组 历史 k的种种原因，它的发展似乎 一直处于 织研制 的 vHDL (作为超高速集成 电路 … 种 量“变”的过程，设计方法也往往体现为 VHSIC计划 的一个组成部分)正是朝着这 一 种 技艺 ，而缺少科学性 个方 向迈进 了一步，并受到了计算机界人士 面刘这样 一种形势． 目前在计算机设计 的 『泛关注，得到了广大计算机科学家和工 领域掀起了一场革命，即为设计方法的 “科 学性”提供形式化、层次化和规范化 t简称 收辅 ¨期：1989哿 10月 28日 一 l2 维普资讯 程师们的热情支持和鼓励。 目前，世界上对 和 自动产生相应文档的软件工具，我们知道 VHDL的研究还在不断深化，其相应的支 HDL能在这些软件工具中充当一个重要的 持工具也在不断涌现 可 以相信 ，VHDL 角色 j。HDL可 以作为设计者 (包括软件 的发展必将给计算机的研究、设计和制造以 设计者和硬件设计者)之间、系统硬件之 及 CAD工业的发展带