一种简易MCU的加法器设计方法.pdfVIP

第 9卷 第 4期 信 息 与 电 子 工 程 VO1．9，NO．4 2011年 8月 INFORMATION AND ELECTRONIC ENGINEERING Aug．，2011 文章编号 ：1672—2892(2011)04—0507-04 一 种简易MCU的加法器设计方法 张 恒 ，江 猛 (1．苏州经 贸职业技术学院 机电系 ，江苏 苏州 215009；2．苏州华芯微电子有 限公 司，江苏 苏州 215011) 摘 要：算术逻辑部件 (ALU)是整个微控制单元(MCU)运算的核心 ，相 当于人类的大脑。ALU 的运算性能直接影响整个 MCU运行的效率。一般简易MCU的内核只需进行加、减 、逻辑运算等， 不涉及到乘除，针对此特点设计 了一种简易的加法 电路，并在 FPGA下进行仿真验证，仿真结果达 到了设计要求，该 ALU部分能根据不同的使能信号实现加、减 、逻辑与或非 以及数据传输功能。 关键词：微控制单元；算术逻辑部件 ；全加器；进位 电路 中图分类号 ：TN402 文献标识码 ：A A simplifiedmethodoftheMCUadderdesign ZHANGHeng，JIANGMeng (1．EleetronicDepartment，SuzhouInstituteofTrade Commerce，SuzhouJiangsu215009，China； 2．HuaXinMicro—electronicCo．，Ltd，SuzhouJiangsu215011，China) Abstract：ArithmeticLogicUnit(ALU)isthecoreoftheMicroControlUnit(MCU)operation， equivalentto thehumanbrain．Theoperation performanceofALU directly affectsthe efficiency ofthe entirerunningofMCU．GeneralsimpleMCU coresneedonly add，subtractand logicaloperations，not involving multiplication and division．Aiming to thisfeature，asimpleaddercircuitisdesigned．The simulationverificationunderFPGA isperformed，whoseresultsmeetthedesignrequirements．TheALU partinthedesigncanachievethefunctionsofaddition，subtraction，logicand-or—notanddatatransferring accordingtotheenablingsignals． Keywords：MicroControlUnit；ArithmeticLogicUnit；fulladder； carryoutcircuit 加法器常用的有串行加法器和超前进位链加法器 。串行加法器进位 ci逐位 向上推进 ，因此速度受门延迟限 制 ，位数越多 ，速度越慢…。一般 8位加法器工作频率在 50MHz以下，但成本较小。超前进位链加法器没有这 种限制 ，但它的电路较多 ，成本较高，简易MCU的ALU加法器一般选用 串行全加法器 引。 1 全加器的工作原理 设 ，为要相加的数，ci为进位输入 ，Sum为和，c。是进位输出。如果要实现多位加法 ，可 以进行级联 ， 就是 串起来使用 ，比如 8位+8位 ，就需要 8个全加器 ，这种级联串行结构速度慢 1。如果要并行快速相加，可 以用超前进位加法，以 1位全加器为例