基于USB20的同步高速数据采集器的设计.pdfVIP

基于 USB2.0 的同步高速数据采集器的设计 作者：梁鸿翔 王润田 文章来源：电子技术应用 摘要：介绍了一种基于USB2 ．0 接口的同步高速数据采集的设计方案及其软硬件的设计方法，对Cypress 的USB2 ．0 控制芯片C Y7C68013 和同步数据采集芯片AD7862 的特性作了简要说明，同时重点介绍CPIP及其驱动软件的设计。 随着计算机技术的迅速发展，对外部总线速度的要求越来越高。通用串行总线(Universal Serial Bus，即USB 总线)凭借其 即插即用、热插拔以及较高的传输速率等优点，成为PC 机与外设连接的普遍标准。在许多便携式电脑上，已经找不到 RS-232 接口。迄今为止，常用的 USB 总线标准有 1998 年发布的 USBl ．1 版本和 2000 年发布的 USB2 ．0 版本。其中 1．1 版本支持两 种传输速率：1．5Mbps 和 12Mbps，主要应用在低速传输要求的场合；而2 ．0 版本面向高数据率传输的场合，支持 480Mbps 的传输速度，并向下完全兼容USBl ．1 协议。在实际应用中，通常会遇到一些突发信号，需要对其进行高速采集，对数据进行 高速传输，所以 USB2 ．0 标准自然成为首选。以 Cypress 公司的 EZ-USB FX2 系列中的 CY7C68013 芯片作为核心控制器，设 计开发了一套符合 USB2 ．0 标准的高速同步数据采集器。 1 CY7C68013 芯片 Cypress 公司的 EZ-USB FX2 系列中的 CY7C68013，是目前市面上比较少的符合USB2 ．0 标准的 USB 控制器之一。与其 它同类芯片相比，它提供了 4KB 的FIFO 和一个功能十分强大的 GPIF(General Programmable Interface)模块。后者相当于一个 可编程状态机，正是由于它的存在，使得 CY7C68013 比其它同类芯片具有强大的互联能力。图 1 是 CY7C68013 芯片的结构示 意图，其主要特点如下： ·CY7C68013 内部集成了一个增强型的51 内核，其指令集与标准的8051 兼容，并且在多方面有所改进。例如：最高工 作频率可达 48MHz ，一个指令周期为4 个时钟周期，两个 UART 接口，三个定时计数器，一个 I2C 接口引擎等。 ·CY7C68013 提供了一个串行接口引擎(SIE)，负责完成大部分USB2 ．0 协议的处理工作，从而大大减轻了 USB 协议处 理的工作量，并且提供了 4KB 的FIFO 保证数据高速传输的需要。 ·为了满足与各种不同类型外设的互联需要，芯片中集成了一个GPIF 模块，让用户可以按照外设的时序进行波形编辑， 而不需要复杂的程序描述，就可以保证 GPIF 与内部．FIFO 的协调工作，实现芯片与高速外围设备之间的逻辑连接和高速数据 传输。这对于开发者来说是相当友好的。笔者就是利用这一特性，实现数据的高速同步采集及传输。 图 1 2 同步高速数据采集芯片AD7862 2 ．1 AD7862 的结构 AD7862 是 AD 公司推出的高速、低功耗、双极性 12 位的 A ／D 转换芯片，其中包含了两个独立的快速 ADC 模块(允许同 时采样和转换两路信号) 、4 路模拟输入信号(VAl、VA2 、VBl 、VB2) 、2 ．5V 的内部电压基准以及一个 12 位的高速并行接口。 芯片正常运行时功耗只有 60mW，当使用节电方式时，只有 50 μW ，对于自带电源的 USB 设备这种低功耗无疑是一种优点。该 芯片的内部结构如图 2 所示。每个 ADC 都有一个两通道的多路选择器，芯片通过地址信号 A0 分别选通 VAl 、VA2 或 VBl 、V B2 ，当一个 CONVST 信号到来时，同时转换地址 A0 选中的两路信号。 2 ．2 AD7862 的控制时序 AD7862 的控制时序如图 3 所示。在 USB2 ．0 同步高速数据采集器中，利用 GPIF 实现图3 所示的时序控制。其中 CONV ST 是转换开始启动信号，下降沿触发两路 ADC 开始装换；BUSY 信号在 CONVST 信号触发后；变成并保持为高电子状态，直 到两路 ADC 转换完毕，才又回到低电平；地址 A0 用于对两路模拟信号的选择，CS 信号和 RD 信号分别是芯片使能信号以及 读允许信号。两者第一次同