触发器论文存储器论文.docVIP

触发器论文存储器论文 基于数据选择器和D触发器的多输入时序电路设计　摘 要:为了探索多输入时序逻辑电路的简便实现方法,介绍了基于数据选择器和D触发器的多输入时序逻辑电路设计技术。即将D触发器和数据选择器进行组合,用触发器的现态作为数据选择器选择输入变量、数据选择器的输出函数作为触发器的D输入信号,构成既有存储功能又有数据选择功能的多输入端时序网络。由触发器的现态选择输入变量、所选择的输入变量决定触发器的次态转换方向。该方法适合实现互斥多变量时序逻辑电路,且在设计过程中不需要进行函数化简。 　　关键词:D触发器; 数据选择器; 时序网络; 多输入时序逻辑电路 　　文章编号:1004-373X(2010)12-0010-03 　　Design of Data Multi-input Sequential Logic Circuit Based on Data Multiplexer and D Flip-flop 　　REN Jun-yuan 　　(Bohai University, Jinzhou 121000, China) 　　Abstract:The design technique of multi-input sequential logic circiut based on multiplexer and D flip-flops is introduced to investigate a simple method to realize the multi-input sequential logic circiut, which D flip-flops are combined with multiplexer. Taking the present states as the data multiplexer to select input variables and the output functions of the data multiplexer as the input signals of D flip-flops, the multi-input sequential network with the functions of storage and selection is composed. The input variables are selected according to the present states of D flip-flops, the transformation direction of the next states of D flip-flops is determined by the selected variables. The combination of these two components is suitable to the realization of the mutual exclusion multi-variable sequential logic circuit. The function simplification is unnecessary in design process. This is a new method to design sequential logic circuits. 　　Keywords: D flip-flop; data multiplexer; sequential network; multi-input sequential logic circuit 　　在SSI时序逻辑电路设计中,遵循的设计准则是:在保证所设计的时序逻辑电路具有正确功能的前提下,触发器的激励函数应最小化,从而简化电路结构。 　　用卡诺图法或公式法化简触发器的激励函数,在多输入变量时相当繁琐甚至难以进行。因此,需要寻求多输入时序逻辑电路简捷设计方法。 　　本文给出多输入变量时序逻辑网络的一种新型结构:将D触发器[ 1-10] 和数据选择器[ 1-10] 进行组合,构成既有存储功能又有数据选择功能的多输入时序网络[ 1] ,并给出设计过程中不需要进行函数化简的设计技术。 　　1 基本原理 　　1.1 基本多输入时序网络 　　1.1.1 多输入时序网络的基本形式 　　用1个D触发器和1个2选1数据选择器构成多输入时序网络的基本电路[1],如图1所示。 　　图1 多输入时序网络的基本电路 　　图1中,触发器的现态输出Qn作为数据选择器的A选择输入变量,数据选择器的Y输出作为触发器的D输入信号,数据选择器的输入端D0,D1作为所构成时序网络的外部信号输入端。