利用高速Gear3MIPIM-PHYIP降低移动应用的功耗.pdfVIP

White Paper 利用高速Gear3 MIPI M-PHY IP降低移动应用的功耗 February 2014 作者： 概述 Sérgio Silva 当今消费者要求他们的移动设备中包含性能更高、功能丰富的应用以及质量更高的多媒体内容。这些移动多媒体设备内 新思科技（Synopsys） 含多个处理器及协处理器、内存和传感器，而这些器件均需要高速数据传输。拥有能够满足消费者和设计人员的要求的 公司DesignWare MIPI 处理器和外围设备仅仅是挑战的一部分。为了设计一个高性能系统，设计人员需要应对引脚数量、信道局限性问题（包括 M-PHY项目主管 物理尺寸、成本和封装可靠性）和带宽瓶颈问题。与此同时，电池供电型移动设备力求实现活动和非活动状态下的极低功 耗，并能迅速进入和退出这些状态。 Hezi Saar 新思科技（Synopsys） ® 高速MIPI M-PHY专为移动系统量身定制，并正在成为一个深受欢迎的物理层解决方案，5,824Mbps的带宽可满足设备 公司DesignWare MIPI 对于带宽和可扩展性的要求。M-PHY旨在适应芯片间通信的间歇特性，并采用突发操作，在数据传输和省电状态之间切 PHY和Controller 换，从而有效降低功耗。 IP产品市场经理 本白皮书探讨一款使用高速Gear3操作的MIPI M-PHY如何为JEDEC Universal Flash Storage（UFS）、USB3.0 SuperSpeed Inter-chip（SSIC）、PCI-SIG M-PCIe® 等一系列移动芯片间通信标准和协议提供高能效的高速链路，并描 述如何解决因使用速度更高的链路所导致的信号完整性实现问题。 MIPI M-PHY基础知识 MIPI M-PHY是一个在移动系统中使用的串行通信协议，在这些系统中，性能、功耗和效率是重要指标。它是多个负责管理 复杂的数据传输功能的高层物理协议的基础，其中的每个协议都针对某个特定的目的而优化，如数据存储、输出据传输、 显示屏、摄像头、内存共享和无线接口。可扩展性和模块化也是MIPI M-PHY的重要特性，因为它们可以让 设计人员更加 方便地适应不断变化的系统和应用要求。 体系结构 M-PHY的基本单元是lane（信道），它既可以是一个发射器（M-TX），也可以是一个接收器（M-RX）。每个lane被视为一个 独立单元，拥有自己的配置和数据接口。一个lane管理器（与协议适配器关联）负责控制线路状态（活动/非活动）；当多 个lane被聚合，用以提高吞吐量时，它负责管理时钟补偿和lane校准。一条由上下行子链路构成的链路负责处理芯片间通 信。每条子链路可以聚合一个或多个lanes，用于创建一对 M-TX / M-RX。一个时钟乘法单元（如锁相环PLL）为PHY中的 lane提供必要的时钟。 如表1所示。一个MIPI M-PHY被分为两个名为“type”的不同版本：Type-I和 Type-II。M-PHY Type-I不需要一个考虑信 号扩展器或光收发器等媒体转换器的共享参考时钟。M-PHY Type-II依赖共享时钟来实现无线前端接口等应用中的PCB 级互连。在高速模式下，Type-I和Type-II均使用相同类型的信号码型；但在低速模式下，M-PHY Type-I使用一个名为“ 脉冲宽度调制”（PWM）、内嵌数据时钟的调制方案，而 Type-II使用共享参考时钟同步数据传输。 Features Type-I Type-II Requires shared reference clock No