一、实验目的:.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一 、实验目的: 了解译码器、数据选择器等中规模集成电路的性能及使用方法 能够灵活地运用译码器、数据选择器实现各种电路 二、实验器材: 集成电路 译码器 74LS138 2片 集成电路 数据选择器 74LS151 1片 数字电路学习机 万用表 连接线若干 三、实验原理 关于地址码排序 若地址用英文字母表示,则字母的排序在前的为地址的低位,字母的排序在后的为地址的高位。如 C B A 若地址用相同的字母加下脚标(数字)表示,则数字小的为地址的低位,数字大的为地址的高位。 如:A2 A1 A0 关于数字序列号 先出现的数字为D0,然后依次是D1 D2 … D7 1、译码器介绍 译码器是一种多输入多输出的组合逻辑电路 功能:将给定的代码所代表的含义‘‘翻译”出来,从输出通道中相应的一路输出信号 用途:1)代码转换,2)终端数字显示,3)实现复杂函数等 介绍 MSI TTL集成电路 74LS138 74LS138引脚图 选通功能表 74LS138逻辑功能的测试 画出实验电路图 连接实验电路 工作原理分析 当G1G2AG2B = 100时 电路处于禁止状态 Y0---Y7均为1 当G1G2AG2B=100时 电路处于译码状态 请同学们验证电路逻辑功能 译码器的应用 利用译码器实现组合逻辑函数 电路设计: 用二片74LS138扩展成4-16线的译码器 用译码器实现逻辑函数 设计方法: 将欲实现的逻辑函数变换成为最小项的形式 将函数的输入变量接到译码器的输入端,应用译码器的功能得到对应的输出 函数式变换 配接合适的逻辑门电路,实现电路功能 例:用74LS138实现逻辑函数 74LS20的引脚图 电路连接 操作演示: 设备误操作报警电路 用两片74LS138扩展4-16线译码器 2、数据选择器介绍: 数据选择器又称多路转换器或多路开关,是多输入、单输出的组合逻辑电路。 功能:从多个输入数据源中选择一个送往唯一通道输出。 用途:1)数据选择, 2)实现复杂的逻辑函数。 MSI TTL集成电路 74LS151是 四、实验内容: 1、74 LS138、74LS151逻辑功能的测试: 注意:74LS151的八个数据源按序列置 要求: 画出实验电路图,8个数据源数据依序列号确定 自拟实验步骤,验证其功能 得出实验结论 2、验证:用二片74LS138扩展成为4-16线译码器电路 要求: 画出实验电路图,并连接电路 当D3D2D1D0=0110时,输出为:____________ 当D3D2D1D0=1001时,输出为:____________ 分析并说明电路工作原理 3、用74LS151实现逻辑函数 五、实验报告要求: 实验内容1、2为必做内容,注意实验报告的规范书写 实验内容 3为选做内容,(课堂检查设计电路图) 实验内容2为本次实验课堂检查内容,评定操作成绩 电路设计:(不验证) 用二片74LS151扩展成十六选一的数据选择器 要求: 画出原理电路图 分析并说明工作原理 下次实验交本次实验报告 附题解1 用74LS151产列号 设计: 因为序列号顺序为D0—D7 所以数据源 D0=D2=D3=D6=D7=1 D1=D4=D5=0 附题3、用74LS151实现逻辑函数,以原码输出 根据实验三定义,地址位A2A1A0为:ABC排列 写出函数最小项表达式: F=m1+m2+m3+m5 所以电路设计图如右图 请同学们操作验证 * * 实验5 中规模组合逻辑电路的应用 译码器 . . . 输入 输出 A2 A1 A0 Y7 Y6 Y0 3线-8线译码器 0 0 0 译码状态 0 0 1 1------1 1 × × 1------1 × 1 × 1------1 × × 0 三个使能端: 三线地址输入端: 八线输出端: 译码器输出低电平有效 G1、G2A、G2B A2、A1、A0 Y7——Y0 G1 G2A G2B Y7 …… Y0 74LS138 A0 A1 A2 Y0 Y1 Y6 Y7 VCC GND G1 G2A G2B …… +5V 1 0 0 0 0 0 1 1 …… 1

文档评论(0)

docindoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档