SPARQ系列述评之二——信号完整性问题与S参数的关系.pdfVIP

SPARQ 系列述评之二 ——信号完整性问题与S 参数的关系 胡为东 美国力科公司 摘要：随着半导体工艺的不断发展，数字信号的速率也愈来愈高，Gbps 以上的高速信号已 经随处可见。面对高速设计的新领域，硬件设计工程师们需要改变传统的设计理念，他们需 要以更加超前的思维去思考自己将要设计的信号的质量，或许在制定产品设计方案的时候就 需要进行调研；需要在设计过程的每一个环节去思考信号质量问题，如方案设计环节，原理 图设计环节，PCB 设计环节，测试验证环节等等；需要考虑到系统中的每一个构成成分可 能给信号质量带来的影响，如过孔，电容，电感，阻抗，接插件等等；所有高速设计相关的 问题也常被统称为信号完整性（即SI，Signal Integrity）问题，SI 是当前硬件设计工程师们 的一个最热门的话题之一。和SI 相关的两个最为重要的工作是信号完整性仿真和信号完整 性测试。信号完整性仿真是指使用仿真软件将芯片、信号传输链路的模型连接到一起，进行 初步的信号质量的预测，信号完整性仿真中一个最为重要的模型是 S 参数模型，它常被用 来模拟传输线、过孔、接插件等的模型，在仿真之初 S 参数常常是通过电磁场仿真软件等 仿真的方法获得，然后再用相应的测试仪器如TDR、VNA 以及力科新推出的新型专用于信 号完整性领域的信号完整性网络分析仪SPARQ 等进行测试验证。S 参数模型贯穿于整个信 号完整性分析过程，它是一切信号完整性问题的心脏。 关键词： 信号完整性 仿真 S 参数 建立时间 保持时间 一、信号完整性的基本概念 SI （Signal Integrity）是指传输系统在信号的传输过程中保持信号的时域和频域特性的 能力。 图1 信号在实际传输过程中会产生变化 在理想情况下，信号在传输过程中不应该发生任何的变化，但是真正理想的传输通道 是不存在的，实际情况是信号经过一个非理想的传输通道后会发生各种各样的信号完整性问 题。从信号质量角度考虑，主要有过冲、下冲、振铃、反射等，信号质量问题会导致接收端 芯片错误的判别接收到的信号的逻辑特性，如将0 电平误认为是1 电平，从而出现数据传输 错误，另外一方面是时序问题，主要表现为数据和时钟之间的时序关系，如接收端的时钟信 号和数据信号不满足建立时间和保持时间。 概括来说，信号完整性问题主要表现为两个方面，一是信号质量问题；二是时序问题 （主要是建立时间和保持时间）。 1、信号质量问题 图2 信号质量问题导致的信号完整性问题 2 、时序问题 图3 时序问题导致的信号完整性问题 建立时间是指在时钟沿到来之前的一段时间内数据必须要保持有效状态（即高电平有 效或者低电平有效），时钟沿和数据开始有效之间的这段时间即为建立时间值；保持时间是 指在时钟沿之后数据还必须保持一段有效状态的时间，时钟沿和数据开始失效之间的时间即 为保持时间值。 图4 某DDR2 的DQS 和DQ 之间的建立时间和保持时间 当前高性能示波器中都集成有建立时间和保持时间的专用测量参数，如下图所示的 Lecroy 示波器中的建立时间和保持时间测量示例。 图4 力科示波器中集成有建立时间和保持时间测量选项 二、如何解决信号完整性问题 当前信号完整性工程师面对信号完整性问题主要有两个方法，一是信号完整性仿真， 二是信号完整性测试。测试的目的的一方面是验证系统最终的信号完整性性能，二是验证仿 真结果的准确性。 信号完整性仿真是在系统做成实物之前对整个系统进行仿真，系统中各个部分使用等 效的电路模型，如下图5 的高速背板系统可以等效为图6 的模型。芯片使用厂家提供的 HSPICE 模型或者IBIS 模型来等效，通道（包括接插件、过孔、传输线等）通常使用S 参 数模型来等效。 图5 典型的高速背板系统 图6 典型的高速背板系统等效模型 通道的 S 参数模型可以通过仿真软件提取得到，在完成实物以后，再使用测试方法进 行