第2章PLD硬件特性与编程技术.pptVIP

第2章PLD硬件特性与编程技术 2.1 概论 2.1 概论 2.1 概论 2.1 概论 2.2 低密度PLD原理 2.2.1 电路符号表示 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2 简单PLD原理 2.2 简单PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.2低密度PLD原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.3 CPLD的结构与工作原理 2.4 FPGA的结构与工作原理 2.4.1 查找表逻辑结构 2.4.2 Cyclone系列器件的结构与原理 2.4.2 Cyclone系列器件的结构与原理 2.4.2 Cyclone系列器件的结构与原理 2.4.2 Cyclone系列器件的结构与原理 2.4.2 Cyclone系列器件的结构与原理 2.4 FPGA的结构与工作原理 2.4 FPGA的结构与工作原理 2.5 硬件测试技术 2.5.2 JTAG边界扫描测试 2.5 硬件测试技术 2.5 硬件测试技术 2.5.2 JTAG边界扫描测试 TAP控制器的命令模式有： SAMPLE／PRELOAD指令模式 EXTEST指令模式 BYPASS指令模式 IDCODE指令模式 USERCODE指令模式 2.5.3 嵌入式逻辑分析仪 2.6 FPGA/CPLD产品概述 2.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 （1）ispLSI1000E系列。 （2）ispLSI2000E/2000VL/200VE系列。 （3）ispLSI5000V系列。 （4）ispLSI 8000/8000V系列。 2.6 FPGA/CPLD产品概述 2.6.1 Lattice公司CPLD器件系列 2. ispLSI器件的结构与特点 （1）采用UltraMOS工艺。 （2）系统可编程功能，所有的ispLSI器件均支持 ISP功能。 （3）边界扫描测试功能。 （4）加密功能。 （5）短路保护功能。 2.6 FPGA/CPLD产品概述 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7.2 使用PC并行口配置FPGA 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.7 编程与配置 2.4.2 Cyclone系列器件的结构与原理 图2-27 Cyclone LE普通模式 2.4.2 Cyclone系列器件的结构与原理 图2-38 LAB阵列 图2-39 LAB控制信号生成 LVDS低值差分串行 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试 图2-43 边界扫描电路结构 2.5.2 JTAG边界扫描测试 表2-1 边界扫描IO引脚功能 图2-44 边界扫描数据移位方式 2.5.2 JTAG边界扫描测试 图2-46 JTAG BST系统与与FLEX器件关联结构图 2.5.2 JTAG边界扫描测试 图2-47 JTAG BST选择命令模式时序 2.6.1 Lattice公司CPLD器件系列 3. ispMACH4000系列 ispMACH4000系列CPLD器件有3.3V、2.5V 和1.8V三种供电电压，分别属于ispMACH 4000V、spMACH 4000B 和ispMACH 4000C 器件系列。 4. Lattice EC ECP系列 2.6 FPGA/CPLD产品概述 2.6.2 Xilinx公司的FPGA和CPLD器件系列 1. Virtex-4系列FPGA 2. SpartanⅡ Spartan-3 Spartan 3E器件系列 3. XC9500 XC9500XL系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 2.6 FPGA/CPLD产品概述 2.6.3 Altera公司FPGA和CPLD器件系列 1. Stratix II 系列FPGA 2. Stratix系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Cyclone系列FPGA低成本FPGA 7. Cyclone II系列FPGA 8. MAX II系列器件 9. Altera宏功能块及IP核 2.6 FPGA/CPLD产品概述 2.6.4 Actel公司的FPGA器件 2.6.5 Altera公司的FPGA配置方式与配置器件 2.7 编程与配置 基于电可擦除存储单元的EEPROM或Flash技术。 基于SRAM查找表的编程单元。 基于反熔丝编程单元。 2.7.1 JTAG方式的在系统编程 2.7