第2章 ARM7体系结构63551090.pptVIP

第二章 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.1 ARM简介 ARM公司简介 2.1 ARM简介 ARM公司简介 2.1 ARM简介 RISC结构特性 2.1 ARM简介 ARM体系结构 2.1 ARM简介 常用ARM处理器系列 2.1 ARM简介 ARM Cortex系列简介 2.1 ARM简介 CortexTM-M3处理器简介 2.1 ARM简介 CortexTM-R4处理器简介 2.1 ARM简介 CortexTM-A8处理器简介 2.1 ARM简介 ARM7系列简介 2.1 ARM简介 ARM9系列简介 2.1 ARM简介 ARM9E系列简介 2.1 ARM简介 ARM10E系列简介 2.1 ARM简介 Xscale简介 2.2 ARM7TDMI 简介 2.2 ARM7TDMI 存储器的字与半字 2.2 ARM7TDMI 存储器的存储方式 2.2 ARM7TDMI 三级流水线 2.2 ARM7TDMI 三级流水线结构的指令执行顺序 2.2 ARM7TDMI 思考题 2.3 ARM模块框图 2.3 ARM内核框图 2.3 ARM功能框图 2.4 ARM处理器状态 处理器状态 2.4 ARM处理器状态 状态切换的一个例子 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.6 ARM内部寄存器 简介 2.6 ARM内部寄存器 在Thumb状态各模式下实际访问的寄存器 状态切换过程 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 2.7 当前程序状态寄存器 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 2.8 ARM体系的异常 ARM7体系结构 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 2.9 ARM体系的存储系统 习题 软件中断异常 软件中断异常(SWI)用于进入管理模式，通常用于请求一个特定的管理函数。SWI处理程序通过执行下面的指令返回： MOVS PC,R14_svc 这个动作恢复了PC和CPSR并返回到SWI之后的指令。SWI处理程序读取操作码以提取SWI函数编号。 中断延迟 中断延迟即从外部中断请求信号发出到执行对应的中断服务程序ISR的第1条指令所需要的时间。 通过软件程序设计来缩短中断延迟的方法有：中断优先级和中断嵌套。 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常、中断及其向量表 9.ARM体系的存储系统 简介 ARM处理器采用冯·诺依曼（Von Neumann）结构，指令、数据和I/O统一编址（即存在同一个空间）。只有装载、保存和交换指令可访问存储器中的数据。 ARM芯片一般在处理器核和外部存储器之间有一个存储器管理部件将局部总线的信号和时序转换为现实的外部总线信号和时序。 ARM7 处理器核 存储器 存储器 管理器 ARM7的规范定义了局部总线的信号和时序。 各芯片生产厂商制定了自己的外部总线的信号和时序。 ARM状态各模式下的寄存器 R13_irq R13_irq R14_und R13_und R14_abt R13_abt R14_s