第6章+背景知识专题.pptVIP

* * 学习要求： 掌握门电路电气方面的基础知识，以便构建出符合实际要求的电路和系统。 掌握PLD方面的原理 第6章 背景知识专题 * * 习题 1、自学软件Multisim。 2、用一个NMOS管和一个PMOS管构成一个反相器，测试它的稳态特性与动态特性，写出测试报告。 3、完成课后实验题 第6章 背景知识专题（续） * * 6.1 设计空间（续） 集成电路 集成度 小规模集成电路（SSI） 中规模集成电路(MSI) 大规模集成电路(LSI) 超大规模集成电路（VLSI） * * 半导体材料 常用的半导体材料的特性参数有：禁带宽度、电阻率、载流子迁移率(载流子即半导体中参加导电的电子和空穴)、非平衡载流子寿命、位错密度。 禁带宽度由半导体的电子态、原子组态决定，反映组成这种材料的原子中价电子从束缚状态激发到自由状态所需的能量。 电阻率、载流子迁移率反映材料的导电能力。 6.1 设计空间（续） * * CMOS电路工艺 6.1 设计空间（续） 数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世界的缺陷。 由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。 * * MOS晶体管 电阻特别大，断开状态； 电阻特别小，导通状态。 栅极与其它极之间电阻极大，电流很小，称为漏电流。通过电容耦合。 6.1 设计空间（续） * * 6.1 设计空间（续） 完全互补CMOS电路 * * CMOS反相器 CMOS电路的开关模型 CMOS逻辑电路很省电 6.1 设计空间（续） * * CMOS与非门 CMOS或非门 CMOS逻辑门的一般形式 串联的N网络 并联的P网络 6.1 设计空间（续） * * CMOS逻辑电平 6.1 设计空间（续） * * CMOS“或非门” CMOS“与非门”比“或非门”速度快 L L OFF ON OFF ON H 6.1 设计空间（续） * * 非反相门 逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体管数目来设计非反相门电路是不可能的。 CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。 6.1 设计空间（续） * * CMOS电路的稳态电气特性 根据右图，可定义小于2.4伏的电压为CMOS低输入电平，而大于2.6伏的电压为高输入电平。 仅当输入在2.4伏和2.6伏之间时，反相器产生非逻辑输出电压。 工程实践表明，对于高、低电平，应采用更为保守的规定。 6.1 设计空间（续） * * 6.1 设计空间（续） ---工艺参数 对于高速工艺，出于速度的考虑，扇入通常不超过4或5个，大扇入门往往采用低扇入门连接而成。 扇入：在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入（系数）。 * * 扇出：门电路在不超出其最坏输出情况的条件下，能够驱动的输入端个数。 扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。 （直流）扇出的计算必须分别考虑输出为高电平和低电平两种状态。 （交流）扇出：输出端对寄生电容的充放电能力，但很难能像直流扇出那样精确地计算出来，它影响电路的工作速度。 当输出负载大于扇出能力时： 输出低态时，输出电压可能高于VOLmax； 输出高态时，输出电压可能低于VOHmin； 输出传输延迟可能大于规定值； 输出的上升和下降时间可能大于规定值； 器件工作温度可能升高，从而降低其可靠性，最终引起器件失效。 6.1 设计空间（续） ---工艺参数 * * 噪声容限：一种对噪声大小的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。 VOHmin 输出为高态时的最小输出电压。 VOLmax 输出为低态时的最大输出电压。 VIHmin 能保证被识别为高态时的最小输入电压。 VILmax 能保证被识别为低态时的最大输入电压。 VCC –0.1伏 地+0.1伏 0.7VCC 0.3VCC 6.1 设计空间（续） ---工艺参数 * * 输出电流 IOLmax：输出低电平且仍能维持输出电压不大于VOLmax时，输出端能吸收的最大电流，又称为最大灌电流。 IOHmax：输出高电平且仍能维持输出电压不小于VOHmin时，输出端可提供的最大电流，又称最大拉电流。 若输入电压不是非常接近于供电轨道，则“导通”或“断开”都不会彻底，输出电压将偏离供电轨道，门电路自身的功耗将大大增加。 6.1 设计空间（续） ---工艺参数 * * 转换时间 上升时间通常比下降时间长，与晶体管的导通电阻和负载电容有关； 可用时间常数来进行估计。 6.1 设计空间（续） ---工艺