微型计算机系统与接口：CH6-2.pptVIP

6.3 存储管理 存储管理概述 分段技术 分页技术 6.3.1 存储管理概述 分段技术提供了将代码、数据、堆栈模块隔离机制，避免多任务程序互相干扰; 支持保护方式; 实现逻辑地址到线性地址的转换; 分页技术支持页面存储管理（虚拟）和页面存储保护; 也可用于隔离多任务; 实现线性地址到物理地址转换。 6.3.1 存储管理概述 6.3.2 分段技术 6.3.2 分段技术 1、段REG 和段选择符 2、段描述符 32 bit 段基址；20 bit段限；4 bit描述段类型 G粒度：0，以字节单位解释段限；1， 4KB为单位 2、段描述符 1）非系统段描述符 2）系统段描述符 局部描述符 多任务系统每个任务所在段用一个局部描述符描述 任务状态段描述符 描述任务状态信息，允许嵌套任务连接信息等 门描述符 调用门：改变任务、程序特权级等 任务门：任务切换 中断门：开关中断，服务程序入口地址 陷阱门：服务程序入口地址 2）系统段描述符 3、段描述符表 4、逻辑地址到线性地址的转换 6.3.3 分页技术 将存储器划分为固定大小页面映射整个物理空间和磁盘空间（虚拟存储器） 访问存储器时，利用分段机制得到线性地址，再利用分页机制得到物理地址 分页机制通过页目录项和页表项转换地址 若包含该线性地址的页面不在物理存储器中，CPU产生缺页异常 缺页异常处理令操作系统从磁盘将页面数据加载存储器，缺页异常信息保存在页目录和页表中 CPU中包含转换后援缓冲器（TLB），存储最近使用的页目录项和页表项，加速地址转换 6.3.3 分页技术 将存储器划分为固定大小页面映射整个物理空间和磁盘空间（虚拟存储器） 1、分页控制 PG 分页允许标志 CR0： D31=1 允许 PSE 页面规模扩展标志 CR4：D4=1，4MB/2MB；D4=0，4KB PAS 物理地址扩展标志，仅在允许分页时使用 CR4：D5=1 启用36位物理地址，访问高于FFFFFFFFh以上地址的页面 2、页目录（页目录项表）和页表 1）线性地址到物理地址转换的数据结构 页目录：在4KB页面中，最多存放1024个32位页目录项（PDE） 页表：在4KB页面中，最多存放1024个32位页表项（PTE），用于4KB页面 页面：4KB、2MB/4MB地址空间 页目录指针表：64位X4项，每项指向一个页目录项表 2、利用页目录项和页表项转换线性地址（4K页面） 3、利用页目录项和页表项转换线性地址（4M页面） 3、页目录项 和页表项 3、页目录项和页表项 2）4M页面 4、转换后援缓冲器TLB（原理） 高速缓存，4路组相联，存放32项页表项 4、转换后援缓冲器TLB 4、转换后援缓冲器TLB Pentium：Code TLB （4KB/2MB/4MB） 32项 Data TLB x 2 4KB 64项 大页 8项 P6：Code TLB x2 4KB 32项 大页 2项 Data TLB x 2 4KB 64项 大页 8项 5、线性地址到物理地址的转换（例） 小结 存储器分为只读存储器和随机存储器。 静态随机存储器速度快、和微处理器的连接方便，但其功耗大，难于提高集成度。 动态存储器集成度高、功耗小，但需要定时刷新，并因过多的地址信号采用地址线的分时复用技术，接口相对复杂。一般采用DRAM控制器对它控制。 小结 现代微计算机系统中普遍采用存储器组织分层的技术，Pentium以上处理器都集成了片内L1 Cache或L2 Cache，加上主存DRAM形成三个层次的内存系统。 Pentium处理器的代码Cache和数据Cache采用两路组相联结构，Cache访问时遵循MESI协议，采取写直达和写回相结合的写策略，以及“写一次”的控制写直达方法，维护各层存储器数据的一致性。 Pentium的Cache是通过猝发周期进行的，只有在内部Cache、L2 Cache全都不命中的情况才会启动对主存的访问。Pentium的猝发周期包含一个地址状态和四个连续的数据状态，在5个时钟周期内完成32个字节的传送。 小结 存储管理支持保护模式下的存储空间的分配，地址映射和地址变换、段和页面的管理，存储区域保护和访问方式保护。 段寄存器及其高速缓存、描述符表寄存器以及描述符、描述符表等数据结构支持分段功能。页目录和页目录项、页表和页表项以及CR3支持分页功能。 分段机制逻辑地址转换到线性地址，分页机制又将线性地址转换到物理地址。 * * 描述符： 8 bytes