- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第届中国电子学会Xilinx开放源码硬件创新大赛
基于多核技术的FPGA信息加密解密器设计
大连理工大学参赛队
2010年3月10日
基于多核技术的FPGA信息加密解密器设计dbmelody99z@
目录
1.研究背景 - 5 -
1.1系统原理和技术特点: - 5 -
1.2多核技术: - 6 -
1.3多核的挑战: - 6 -
1.3.1 硬件挑战 - 6 -
1.3.2 软件挑战 - 6 -
1.4 多核的发展 - 7 -
1.5 优势 - 7 -
2 多核构架设计 - 8 -
2.1 系统架构结构概况 - 8 -
2.2 本地子系统 - 8 -
2.2.1 微处理器核 - 9 -
2.2.2 本地指令存储器 - 11 -
2.2.3 本地数据存储器 - 11 -
2.3 调度模块 - 11 -
2.3.1 任务分配器 - 11 -
2.3.2 任务调度器 - 11 -
2.3.3 全局数据通道 - 12 -
2.4 通讯互连架构 - 12 -
2.4.1 局部总线 - 12 -
2.4.2 全局总线 - 13 -
2.4.3 总线桥 - 13 -
2.5 全局共享模块 - 14 -
2.5.1 共享数据存储器 - 14 -
2.5.2 中断控制器 - 14 -
3.调度算法的实现 - 14 -
3.1 多核CPU与调度算法的总体设计 - 14 -
3.2 存储地址分配 - 16 -
3.3 局部总线各模块的设计 - 16 -
3.3.1 本地指令存储器的设计 - 16 -
3.3.2 本地数据存储器的设计 - 17 -
3.4 调度模块中各模块的设计 - 18 -
3.4.1任务分配器 - 19 -
3.4.2任务调度器 - 21 -
3.4.3 全局数据通道 - 24 -
3.5 全局总线各模块的设计 - 25 -
3.5.1 共享数据存储器 - 25 -
3.5.2 中断控制器 - 25 -
3.6 总线桥的设计 - 26 -
3.6.1 总线转换器 - 26 -
3.6.2 从主译码器 - 27 -
3.6.3 从主数据通道 - 27 -
4.加密解密算法实现 - 29 -
4.1加密解密算法的选择 - 29 -
4.2 RSA算法的实现 - 30 -
4.2.1汇编指令集 - 30 -
4.2.2汇编程序设计 - 36 -
4.3 RSA算法与四核调度 - 39 -
5.功能实现 - 39 -
5.1 测试原理 - 39 -
5.2 应用模型 - 40 -
5.3 系统级功能验证结果 - 40 -
参 考 文 献 - 46 -
1.研究背景
网络通信中的加密解密技术是信息安全技术领域的一项重要课题,本项目是针对当前网络通信特点—数据量较大,其通信速度受加密器和解密的限制,本项目采用FPGA设计多核CPU,实现对网络传输信息进行加密和解密,保证通信网络高效安全的实现。
1.1系统原理和技术特点:
1.在传统的网络通信中,加密和解密的速度影响着通信的速度。单CPU难以满足高效性的要求。本项目采用FPGA设计具有4个核的处理器,外加一 个硬核,用硬核来控制4个软核,设计及优化调度算法,使四个核能协同工作,提高加密解密速度,保证数据传输速率。
2.加密解密采取RSA算法加密过程中,每个处理器完成一步加密技术,采用流水线式的处理机制,产生随机数—判断素数—加密—解密,这样不仅保证了网络传输的安全性,也保证了传输的高效性。
3.此项目中注重处理器的选型,处理器的数量,算法的编写,内存的分配等等。
4..Xilinx基于FPGA的嵌入式解决方案提供了构建范围广泛的嵌入式网络系统所需要的所有组件和资源。Xilinx嵌入式解决方案的一个主要优点是其处理器、IP内核以及软件组件的灵活性和可扩展能力。
1.2多核技术:
1.多核平台的建立,及多核调度算法的的设计及优化。
2.将加密解密过程进行分配,用多核分步进行调度,及每一轮过程中给各处 理机分配合适的负载量。
3.利用平台使加密解密速度与网络传输速率相匹配。
1.3多核的挑战:
在单颗芯片上集成如此多的资源可以在很大程度上提升整体性能,但同时也在硬件和软件的设计上对设计人员提出了新的挑战。
1.3.1 硬件挑战
传统的并行处理系统是用来做科学运算、数据库,以及其他的与嵌入式系统工作环境大相径庭的应用领域。因此,相对传统的并行处理系统而言,设计 人员必须着重考虑多处理器系统芯片的两个应用特征:
(1) 实时性:所谓实时性,其核心含义在于确定性[8],实时性操作要求系 统架构有可以预见的性能体现,也就是说系统的每个组成单元都有可以预见 的为,这样软件开发人员可以计划如何在系统的关键部分获得
文档评论(0)