FPGA程序设计.pptVIP

FPGA设计 典型的FPGA设计流程 设计输入 前仿真（功能仿真） 综合(优化、综合、映射) 布局布线 后仿真（时序仿真） 生成下载文件，进行板级调试 FPGA设计的基本原则 系统原则 硬件原则 同步设计原则 面积和速度的平衡和互换 系统原则 原则： 　　FPGA设计要求对设计的全局有个宏观的上的合理安排。比如时钟域、模块复用、约束、面积和速度等问题。 FPGA/CPLD的资源情况： 　　一般是由底层可编程硬件单元、BLOCK RAM资源、布线资源、可配置的IO单元、时钟资源等组成。　　　　 　　　　　　　　　　　　　　　返回　　　　 可编程的硬件单元 底层的可编程硬件单元＝ＦＦ＋ＬＵＴ 　FF　－－触发器 　LUT　－－查找表 　　　　　　　　　　　　　　　　 　　　　　　　　　　　　　　　　　　返回 时钟资源 锁相环(Phase-Locked Loop,PLL) 延迟锁定环(Delay-Locked Loop,DLL) 返回 硬件原则 1.评判一段HDL代码的优劣标准： 　　其描述并实现的硬件电路的性能（包括面　　积和速度两个方面）。 2.举例：比较Verilog和Ｃ语言的区别 C: For(I=0;I16;I++