基于FPGA 与高速大容量FLASH 存储.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA的高速大容量FLASH存储作者:麻海霞 马铁华Design of a FLASH Storage System with High Speed and Large Capacity by means of FPGA Abstract:The research uses the RS-422 level transmission serial data in this text, System implementation of a storage board would make serial data transfers parallel data stored into FLASH of high speed and large capacity with FPGA is introduced, and field programmable gate array (FPGA) is the control core of the storage array. Not only carefully has analyzed the RS-422 level when the concrete use needs today attention question, but also new methods are applied to deal with external high speed input data, By using of the storage board, high speed real time data can be successfully stored with high density lower speed FLASH chips. Keyword:RS-422, FPGA , high speed, large capacity, FLASH 摘要:本文研究 RS-422电平传输串行数据,通过 FPGA把串行数据转化为并行数据存储到高速大容量的 FLASH的存储系统的具体设计,FPGA(现场可编程门阵列)为存储阵列的核心。不仅分析了 RS-422电平在具体使用时需要注意的问题,而且针对外部高速数据的输入,在数据存储部分引入新的方法,能够更加快速的实现 FLASH存储器对高速实时数据的可靠存储。 关键字:RS-422、FPGA、高速、大容量、FLASH 引言 数字电路应用越来越广泛,传统通用的数字集成芯片已经难以满足系统的功能要求,随着系统复杂程度的提高,所需通用集成电路的数量呈爆炸性增值,使得电路的体积膨大,可靠性难以保证 [1]。因而出现了现场可编程门阵列 (FPGA)和复杂可编程逻辑器件 (CPLD)。在我国 20世纪 90年代以前,测试系统采用磁带记录,效率和安全保障性不高;随之出现的是遥测技术,但在传输数据的过程中会出现误差;接着是静态存储器,它读、写方便,但是存储的数据会因为断电而丢失,所以,不利于数据长时间保存;目前,闪存的问世,NOR和 NAND是现在市场上两种主要的非易失闪存技术,它有存储容量大、体积小、可靠性高等优点,测试系统会逐步向这个方向发展。 设计思想 2.1核心芯片选择(1)接受芯片选择 MAX491 此芯片为 RS-422/485扩展芯片,为 DIP14封装。MAX491有两个控制端,如果两个控制端由微处理器的一个 I/O口控制,则总线,两线制,半双工工作。如果两个控制端单独控制,则总线为 RS-422总线,四线制,全双工工作。 MAX491采用+5V电源供电,当供电电流仅有 500uA时,传输速率却能达到 2.5Mbits/s。它的内部有一个传输线驱动器和一个传输线接收器,因此可以采用全双工工作。(2)FPGA采用Spartan-II系列Xc2s100 Spartan-II系列Xc2s100有着丰富的触发器和 LUT(Look-Up-Table),非常适合复杂时序逻辑的设计。FLASH采用SAMSUNG公司的 NANDFLASH芯片K9F8G08,接口宽度 8位。每个芯片含8192个数据块,一个块分为64页,每页大小为 (2K+64)Bytes,其中64Bytes为空闲区,存储容量为8Gbit。它以页为单位进行读写,以块为单位擦除、命令、数据、地址共用同一总线,具有硬件数据保护功能。2.2 MAX491设计时需要注意的问题(1)RS-422传输线上匹配的一些说明:理论上,在每个接收数据信号的中点进行采样时,只要反射信号在开始采样时衰减到足够低就可以不考虑匹配。但这在实际上难以掌握,美国 MAXIM公司有篇文章提到一条经验性的原则可以用来判断在什么样的数据速率和电缆长度时需要进行匹配:当信号的转换时间(上升或下降时间)超过电信号沿总线单向传输所

文档评论(0)

bhyq + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档